相關(guān)期刊
時間：2023-11-06 09:58:00
序論：好文章的創(chuàng)作是一個不斷探索和完善的過程，我們?yōu)槟扑]十篇集成電路的可靠性范例，希望它們能助您一臂之力，提升您的閱讀品質(zhì)，帶來更深刻的閱讀感受。
中圖分類號：G712 文獻(xiàn)標(biāo)識碼：B 文章編號：1002-7661（2014）15-247-01
一、課程目標(biāo)設(shè)計
《鐵路行車組織》是一門實(shí)踐性、技術(shù)性較強(qiáng)的課程，分三個學(xué)期完成。其中第一學(xué)期共包括 “鐵路行車工作認(rèn)識”、“調(diào)車工作”、“行車閉塞法”三部分。主要能力是熟練記憶列車車次、掌握排風(fēng)摘管、觀速觀距、中間站調(diào)車作業(yè)計劃編制的基本方法和技能、能夠正確填寫路票。
1、能力教學(xué)目標(biāo)：（1）通過列車車次的學(xué)習(xí)，訓(xùn)練學(xué)生根據(jù)列車車次，判斷列車種類、等級的能力；（2）通過中間站調(diào)車作業(yè)計劃編制，訓(xùn)練學(xué)生的綜合分析和解決問題能力；（3）通過排風(fēng)摘管、觀速觀距等基本技能的學(xué)習(xí)，訓(xùn)練學(xué)生實(shí)踐動手能力；（4）通過課堂提問、課堂討論、課后作業(yè)、綜合模擬訓(xùn)練等教學(xué)環(huán)節(jié)培養(yǎng)學(xué)生的語言表達(dá)、團(tuán)結(jié)協(xié)作等能力，提高學(xué)生嚴(yán)謹(jǐn)務(wù)實(shí)、吃苦耐勞等綜合素質(zhì)。
2、知識教學(xué)目標(biāo)：（1）熟練掌握車站及列車的等級劃分、列車車次特點(diǎn)；（2）掌握牽出線調(diào)車及駝峰調(diào)車的作業(yè)方法；（3）熟練掌握排風(fēng)摘管、觀速觀距等調(diào)車作業(yè)基本技能；（4）熟練掌握中間站調(diào)車作業(yè)計劃的編制方法。（5）掌握行車閉塞法的行車憑證。
3、素質(zhì)教育目標(biāo)：（1）具有熱愛所學(xué)專業(yè)、愛崗敬業(yè)的精神和較強(qiáng)的安全意識；（2）具有勝任調(diào)車工作的良好業(yè)務(wù)素質(zhì)和健康的身心；（3）具有良好的溝通能力和團(tuán)隊(duì)協(xié)作精神。
二、課程內(nèi)容設(shè)計
課程教學(xué)的內(nèi)容可以概括為車站、列車的定義及分類，列車車次的特點(diǎn)，牽出線調(diào)車及駝峰調(diào)車的作業(yè)方法，中間站調(diào)車作業(yè)計劃的編制方法，行車閉塞法，教學(xué)總學(xué)時為68學(xué)時。
三、教學(xué)方法設(shè)計
本課程在教學(xué)過程中，根據(jù)課程內(nèi)容和學(xué)生特點(diǎn)，靈活運(yùn)用模塊式教學(xué)、任務(wù)驅(qū)動、情境教學(xué)、小組討論、啟發(fā)引導(dǎo)等教學(xué)方法，引導(dǎo)學(xué)生積極思考、樂于實(shí)踐，提高教、學(xué)效果。
1、模塊式教學(xué)
我們將《鐵路行車組織》（第一學(xué)期）課程的知識點(diǎn)進(jìn)行整合，將教材中使用的3個章節(jié)整合成為3個教學(xué)模塊，在教學(xué)中根據(jù)不同的教學(xué)模塊確定教學(xué)內(nèi)容，根據(jù)不同教學(xué)內(nèi)容靈活采用不同教學(xué)方法。
2、任務(wù)驅(qū)動教學(xué)
工學(xué)任務(wù)決定課程改革的成敗。任務(wù)驅(qū)動法主張課堂以學(xué)生小組為中心，以問題或任務(wù)驅(qū)動形成師生互動、生生合作的探究式學(xué)習(xí)氛圍。要按工作過程與職業(yè)能力設(shè)計切實(shí)可行的工作任務(wù)，任務(wù)選取突出可操作性，以分總式由簡單到復(fù)雜帶動課程學(xué)習(xí)。例如，課程要求學(xué)生會編制中間站調(diào)車作業(yè)計劃，為了使學(xué)生對中間站調(diào)車作業(yè)計劃有一個感性的認(rèn)識，我們在教學(xué)時選取一個中間站的實(shí)際情況，讓學(xué)生自己去思考、探索怎么解決，解決的辦法當(dāng)然就是要用到調(diào)車作業(yè)計劃。由具體任務(wù)引入知識點(diǎn)，學(xué)生學(xué)習(xí)目的明確，興趣較高。
3、注重實(shí)踐教學(xué)，培養(yǎng)學(xué)生實(shí)際應(yīng)用能力
在教學(xué)中應(yīng)運(yùn)用案例教學(xué)、模擬演練、校內(nèi)外實(shí)訓(xùn)基地訓(xùn)練等教學(xué)方式培養(yǎng)學(xué)生實(shí)踐能力，倡導(dǎo)和組織學(xué)生結(jié)合課程內(nèi)容參加社會實(shí)踐活動和實(shí)習(xí)，提高學(xué)生的職業(yè)判斷能力和實(shí)踐動手能力。
四、第一節(jié)課設(shè)計概要
1、導(dǎo)入新課（20分鐘）：（1）自我介紹：教師進(jìn)行自我介紹，增進(jìn)與學(xué)生的相互了解，拉近與學(xué)生的距離。（2）《鐵路行車組織》課程介紹，告知學(xué)生本門課程的整體結(jié)構(gòu)、本學(xué)期需要完成哪些、考核方式及能力訓(xùn)練項(xiàng)目，讓學(xué)生對本門課程形成整體印象。（3）學(xué)生進(jìn)行分組（每組6-7人），假設(shè)每小組是一個車站，選組長（小組成員輪任制），為每個車站指定站名。（4）展示上屆學(xué)生的成果（如：實(shí)訓(xùn)成果和期末考試情況等），使學(xué)生對本門課程有較全面和深入的認(rèn)識。（5）交代該門課程所要達(dá)到的能力目標(biāo)、知識目標(biāo)和素質(zhì)目標(biāo)。
2、講授新課（60分鐘）：（1）交通（鐵路）運(yùn)輸業(yè)產(chǎn)品
提出問題：知道什么是產(chǎn)品嗎？說說服裝廠的產(chǎn)品是什么？鋼鐵廠的產(chǎn)品是什么？那么想想交通（鐵路）運(yùn)輸業(yè)產(chǎn)品的是什么。從學(xué)生的回答引出問題：交通（鐵路）運(yùn)輸業(yè)產(chǎn)品
（2）鐵路運(yùn)輸?shù)奶攸c(diǎn)
用具體實(shí)例，提出問題，讓學(xué)生思考，引入知識目標(biāo)：鐵路運(yùn)輸與其他四種運(yùn)輸方式相比，有哪些特點(diǎn)？用自己的話說說。通過具體的數(shù)據(jù)、案例進(jìn)行講解，多與學(xué)生溝通，及時了解他們的理解情況。
（3）鐵路運(yùn)輸生產(chǎn)過程鐵路是怎樣生產(chǎn)產(chǎn)品的？是通過什么方式來實(shí)現(xiàn)的。分客運(yùn)和貨運(yùn)兩個方面進(jìn)行講授。
（4）鐵路運(yùn)輸生產(chǎn)管理辦法這部分內(nèi)容的講解，應(yīng)注意與實(shí)際情況結(jié)合，簡要介紹即可。
3、總結(jié)（5分鐘）：通過課堂提問和內(nèi)容提要的形式小結(jié)本次課的主要內(nèi)容。強(qiáng)調(diào)教學(xué)重點(diǎn)和難點(diǎn)。
Abstract: the reliability of the semiconductor integrated circuit design is in the whole process of product development, prevention, strengthen the system of management thoughts as the instruction, from line design, layout design, process design, package structure design, evaluation test design, material selection, software design, and adopts various effective measures, and strive to eliminate or control semiconductor integrated circuit under specified conditions and within the time required, all kinds of possible failure mode, thus in the performance, cost, time (research, production cycle) factors on the basis of comprehensive balance, and realize the semiconductor integrated circuit products the reliability indexes provisions.
Keywords: semiconductor design reliability
中圖分類號： O471 文獻(xiàn)標(biāo)識碼：A文章編號：
1. 可靠性設(shè)計應(yīng)遵循的基本原則
（1）必須將產(chǎn)品的可靠性要求轉(zhuǎn)化成明確的、定量化的可靠性指標(biāo)。
（2）必須將可靠性設(shè)計貫穿于產(chǎn)品設(shè)計的各個方面和全過程。
（3）從國情出發(fā)盡可能地采用當(dāng)今國內(nèi)外成熟的新技術(shù)、新結(jié)構(gòu)、新工藝。
（4）設(shè)計所選用的線路、版圖、封裝結(jié)構(gòu)，應(yīng)在滿足預(yù)定可靠性指標(biāo)的情況下盡量簡化，避免復(fù)雜結(jié)構(gòu)帶來的可靠性問題。
（5）可靠性設(shè)計實(shí)施過程必須與可靠性管理緊密結(jié)合。
2. 可靠性設(shè)計的基本依據(jù)
（1）合同書、研制任務(wù)書或技術(shù)協(xié)議書。
（2）產(chǎn)品考核所遵從的技術(shù)標(biāo)準(zhǔn)。
（3）產(chǎn)品在全壽命周期內(nèi)將遇到的應(yīng)力條件（環(huán)境應(yīng)力和工作應(yīng)力）。
（4）產(chǎn)品的失效模式分布，其中主要的和關(guān)鍵的失效模式及其機(jī)理分析。
（5）定量化的可靠性設(shè)計指標(biāo)。
（6）生產(chǎn)（研制）線的生產(chǎn)條件、工藝能力、質(zhì)量保證能力。
3. 設(shè)計前的準(zhǔn)備工作
（1）將用戶對產(chǎn)品的可靠性要求，在綜合平衡可靠性、性能、費(fèi)用和研制（生產(chǎn)）周期等因素的基礎(chǔ)上，轉(zhuǎn)化為明確的、定量化的可靠性設(shè)計指標(biāo)。
（2）對國內(nèi)外相似的產(chǎn)品進(jìn)行調(diào)研，了解其生產(chǎn)研制水平、可靠性水平（包括產(chǎn)品的主要失效模式、失效機(jī)理、已采取的技術(shù)措施、已達(dá)到的質(zhì)量等級和失效率等）以及該產(chǎn)品的技術(shù)發(fā)展方向。
(3) 對現(xiàn)有生產(chǎn)（研制）線的生產(chǎn)水平、工藝能力、質(zhì)量保證能力進(jìn)行調(diào)研，可通過通用和特定的評價電路，所遵從的認(rèn)證標(biāo)準(zhǔn)或統(tǒng)計工藝控制（SPC）技術(shù)，獲得在線的定量化數(shù)據(jù)。
4. 可靠性設(shè)計程序
（1）分析、確定可靠性設(shè)計指標(biāo)，并對該指標(biāo)的必要性和科學(xué)性等進(jìn)行論證。
（2）制定可靠性設(shè)計方案。設(shè)計方案應(yīng)包括對國內(nèi)外同類產(chǎn)品（相似產(chǎn)品）的可靠性分析、可靠性目標(biāo)與要求、基礎(chǔ)材料選擇、關(guān)鍵部件與關(guān)鍵技術(shù)分析、應(yīng)控制的主要失效模式以及應(yīng)采取的可靠性設(shè)計措施、可靠性設(shè)計結(jié)果的預(yù)計和可靠性評價試驗(yàn)設(shè)計等。
（3）可靠性設(shè)計方案論證（可與產(chǎn)品總體方案論證同時進(jìn)行）。
（4）設(shè)計方案的實(shí)施與評估，主要包括線路、版圖、工藝、封裝結(jié)構(gòu)、評價電路等的可靠性設(shè)計以及對設(shè)計結(jié)果的評估。
（5）樣品試制及可靠性評價試驗(yàn)。
（6）樣品制造階段的可靠性設(shè)計評審。
（7）通過試驗(yàn)與失效分析來改進(jìn)設(shè)計，并進(jìn)行“設(shè)計－試驗(yàn)－分析－改進(jìn)”循環(huán)，實(shí)現(xiàn)產(chǎn)品的可靠性增長，直到達(dá)到預(yù)期的可靠性指標(biāo)。
（8）最終可靠性設(shè)計評審。
（9）設(shè)計定型。設(shè)計定型時，不僅產(chǎn)品性能應(yīng)滿足合同要求，可靠性指標(biāo)是否滿足合同要求也應(yīng)作為設(shè)計定型的必要條件。
5. 集成電路可靠性設(shè)計的基本內(nèi)容
（1）線路可靠性設(shè)計。
線路可靠性設(shè)計是在完成功能設(shè)計的同時，著重考慮所設(shè)計的集成電路對環(huán)境的適應(yīng)性和功能的穩(wěn)定性。半導(dǎo)體集成電路的線路可靠性設(shè)計是根據(jù)電路可能存在的主要失效模式，盡可能在線路設(shè)計階段對原功能設(shè)計的集成電路網(wǎng)絡(luò)進(jìn)行修改、補(bǔ)充、完善，以提高其可靠性。如半導(dǎo)體芯片本身對溫度有一定的敏感性，而晶體管在線路達(dá)到不同位置所受的應(yīng)力也各不相同，對應(yīng)力的敏感程度也有所不同。因此，在進(jìn)行可靠性設(shè)計時，必須對線路中的元器件進(jìn)行應(yīng)力強(qiáng)度分析和靈敏度分析（一般可通過SPICE和有關(guān)模擬軟件來完成），有針對性地調(diào)整其中心值，并對其性能參數(shù)值的容差范圍進(jìn)行優(yōu)化設(shè)計，以保證在規(guī)定的工作環(huán)境條件下，半導(dǎo)體集成電路整體的輸出功能參數(shù)穩(wěn)定在規(guī)定的數(shù)值范圍，處于正常的工作狀態(tài)。
線路可靠性設(shè)計的一般原則是：1）線路設(shè)計應(yīng)在滿足性能要求的前提下盡量簡化；2）盡量運(yùn)用標(biāo)準(zhǔn)元器件，選用元器件的種類盡可能減少，使用的元器件應(yīng)留有一定的余量，避免滿負(fù)荷工作；3）在同樣的參數(shù)指標(biāo)下，盡量降低電流密度和功耗，減少電熱效應(yīng)的影響；4）對于可能出現(xiàn)的瞬態(tài)過電應(yīng)力，應(yīng)采取必要的保護(hù)措施。如在有關(guān)端口采用箝位二極管進(jìn)行瞬態(tài)電壓保護(hù)，采用串聯(lián)限流電阻限制瞬態(tài)脈沖過電流值。
（2）版圖可靠性設(shè)計。
版圖可靠性設(shè)計是按照設(shè)計好的版圖結(jié)構(gòu)由平面圖轉(zhuǎn)化成全部芯片工藝完成后的三維圖像，根據(jù)工藝流程按照不同結(jié)構(gòu)的晶體管（雙極型或MOS型等）可能出現(xiàn)的主要失效模式來審查版圖結(jié)構(gòu)的合理性。如電遷移失效與各部位的電流密度有關(guān)，一般規(guī)定有極限值，應(yīng)根據(jù)版圖考察金屬連線的總長度，要經(jīng)過多少爬坡，預(yù)計工藝的誤差范圍，計算出金屬涂層最薄位置的電流密度值以及出現(xiàn)電遷移的概率。此外，根據(jù)工作頻率在超高頻情況下平行線之間的影響以及對性能參數(shù)的保證程度，考慮有無出現(xiàn)縱向或橫向寄生晶體管構(gòu)成潛在通路的可能性。對于功率集成電路中發(fā)熱量較大的晶體管和單元，應(yīng)盡量分散安排，并盡可能遠(yuǎn)離對溫度敏感的電路單元。
（3）工藝可靠性設(shè)計。
為了使版圖能準(zhǔn)確無誤地轉(zhuǎn)移到半導(dǎo)體芯片上并實(shí)現(xiàn)其規(guī)定的功能，工藝設(shè)計非常關(guān)鍵。一般可通過工藝模擬軟件（如SUPREM等）來預(yù)測出工藝流程完成后實(shí)現(xiàn)功能的情況，在工藝生產(chǎn)過程中的可靠性設(shè)計主要應(yīng)考慮：1）原工藝設(shè)計對工藝誤差、工藝控制能力是否給予足夠的考慮（裕度設(shè)計），有無監(jiān)測、監(jiān)控措施（利用PCM測試圖形）；2）各類原材料純度的保證程度；3）工藝環(huán)境潔凈度的保證程度；4）特定的保證工藝，如鈍化工藝、鈍化層的保證，從材料、工藝到介質(zhì)層質(zhì)量（結(jié)構(gòu)致密度、表面介面性質(zhì)、與襯底的介面應(yīng)力等）的保證。
（4）封裝結(jié)構(gòu)可靠性設(shè)計。
封裝質(zhì)量直接影響到半導(dǎo)體集成電路的可靠性。封裝結(jié)構(gòu)可靠性設(shè)計應(yīng)著重考慮：1）鍵合的可靠性，包括鍵合連接線、鍵合焊點(diǎn)的牢固程度，特別是經(jīng)過高溫老化后性能變脆對鍵合拉力的影響；2）芯片在管殼底座上的粘合強(qiáng)度，特別是工作溫度升高后，對芯片的剪切力有無影響。3）管殼密封后氣密性的保證；4）封裝氣體質(zhì)量與管殼內(nèi)水汽含量，有無有害氣體存在腔內(nèi)；5）功率半導(dǎo)體集成電路管殼的散熱情況；6）管殼外管腳的銹蝕及易焊性問題。
（5）可靠性評價電路設(shè)計。
為了驗(yàn)證可靠性設(shè)計的效果或能盡快提取對工藝生產(chǎn)線、工藝能力有效的工藝參數(shù)，必須通過相應(yīng)的微電子測試結(jié)構(gòu)和測試技術(shù)來采集。所以，評價電路的設(shè)計也應(yīng)是半導(dǎo)體集成電路可靠性設(shè)計的主要內(nèi)容。一般有以下三種評價電路：1) 工藝評價用電路設(shè)計。主要針對工藝過程中誤差范圍的測定，一般采用方塊電阻、接觸電阻構(gòu)成的微電子測試結(jié)構(gòu)來測試線寬、膜厚、工藝誤差等。2) 可靠性參數(shù)提取用評估電路設(shè)計。針對雙極性和CMOS電路的主要失效模式與機(jī)理，借助一些單管、電阻、電容，盡可能全面地研究出一些能評價其主要失效機(jī)理的評估電路。3) 宏單元評估電路設(shè)計。針對雙極型和CMOS型電路主要失效模式與機(jī)理的特點(diǎn)，設(shè)計一些能代表復(fù)雜電路中基本宏單元和關(guān)鍵單元電路的微電子測試結(jié)構(gòu)，以便通過工藝流程研究其失效的規(guī)律性。
6. 可靠性設(shè)計技術(shù)
計算機(jī)硬件的發(fā)展如下：
計算機(jī)的邏輯元件采用電子管，主存儲器采用汞延遲線、磁鼓、磁芯，外存儲器采用磁帶，軟主要采用機(jī)器語言、匯編語言，應(yīng)用以科學(xué)計算為主，其特點(diǎn)是體積大、耗電大、可靠性差，奠定了以后計算機(jī)技術(shù)的基礎(chǔ)。晶體管的發(fā)明推動了計算機(jī)的發(fā)展，邏輯元件采用了晶體管，計算機(jī)的體積縮小，耗電減少，可靠性提高，性能比第一代計算機(jī)有很大的提高。計算機(jī)的邏輯元件采用小、中規(guī)模集成電路計算機(jī)的體積更小型化、耗電量更少、可靠性更高，性能比第十代計算機(jī)又有了很大的提高。計算機(jī)的邏輯元件和主存儲器都采用了大規(guī)模集成電路，大規(guī)模集成電路是在單片硅片上集成一千晶體管的集成電路，其集成度比中、小規(guī)模的集成電路提高了一至兩個數(shù)量級。計算機(jī)發(fā)展到了微型化、耗電極少、可靠性很高的階段，大規(guī)模集成電路使軍事工業(yè)、空間技術(shù)得到發(fā)展。
（來源：文章屋網(wǎng) ）
在現(xiàn)代化的軍用雷達(dá)與電子設(shè)備之中軍用微電子技術(shù)屬于非常重要的技術(shù)之一，是現(xiàn)代軍事信息作戰(zhàn)的基礎(chǔ)。在軍用微電子工業(yè)當(dāng)中，集成電路屬于最具活躍的產(chǎn)品。在美國非常重視開發(fā)與應(yīng)用軍用集成電路。美國相關(guān)的國防部門早在十幾年前曾提出^超高速集成電路與微波單片集成電路的發(fā)展規(guī)劃。只要真正的實(shí)現(xiàn)這兩者的發(fā)展計劃對于軍用雷達(dá)與武器裝備未來的發(fā)展有著巨大的影響，對打贏未來信息戰(zhàn)爭發(fā)揮舉足輕重作用。
一、超高速集成電路與微波單片集成電路的特點(diǎn)
1、超高速集成電路的特點(diǎn)。在未來的信息作戰(zhàn)當(dāng)中，電磁信號的環(huán)境十分匯集而且復(fù)雜，軍用雷達(dá)與電子情報系統(tǒng)需要面對一百至二百萬脈沖美妙的信號方面的強(qiáng)度，處理信號的系統(tǒng)極有可能需要執(zhí)行幾十億條指令。面對極其復(fù)雜的信息作戰(zhàn)環(huán)境，然而目前一般的集成電路處理信號系統(tǒng)的效率很難滿足相關(guān)的需求。要想真正的處理好這方面的問題，美軍便加大力度促進(jìn)超高速集成電路發(fā)展。
2、微波單片集成電路的特點(diǎn)。微波單片集成電路將超大規(guī)模集成電路、超高速集成電路以及超高性能集成電路使用至數(shù)字電路中的微波電路，它屬于集成電路處于微波電路中主要的發(fā)展。微波單片集成電路將諸多晶體管、電阻、電容等管線集中至一個芯片上，制成許多功率放大器、低噪聲放大器、移相器等。僅有很少的微波單片集成電路芯片組合起來就能組成一個收發(fā)構(gòu)件，用來代替很多元件。
二、超高速集成電路與微波單片集成電路的發(fā)展現(xiàn)狀
1、超高速集成電路的發(fā)展現(xiàn)狀。美國國防部門早在很多年前年對超高速集成電路的發(fā)展就已經(jīng)開展實(shí)施以硅為主要材料發(fā)展計劃，之后又轉(zhuǎn)化成將硅和砷化稼作為主要材料并舉的超高速集成電路發(fā)展計劃，為了促使軍用電子系統(tǒng)發(fā)展的快速進(jìn)程。此計劃主要是為了促進(jìn)民用半導(dǎo)體商家的發(fā)展所難以解決的軍用信號需要的元器件工藝，就是為了滿足軍用信號處理、抗輻射、故障容限等能力的有關(guān)需求所提出的。這個計劃的的總提目標(biāo)就是為了研制出功能先進(jìn)、價格合理、高質(zhì)量的超高速集成電路芯片，確保處理信號速率、功耗減少、可靠性、維護(hù)性合理提高的終點(diǎn)目標(biāo)，并且使目前具備處理數(shù)據(jù)的速度必須提升一級。其實(shí)際的目標(biāo)是為了使芯片的微加工線寬達(dá)到標(biāo)準(zhǔn)的規(guī)格，各項(xiàng)功能要比同樣種類民用的產(chǎn)品高出百倍，將其的可靠性提升十倍。按照制定的范圍超高速集成電路應(yīng)當(dāng)于1990年完成計劃，共投資量達(dá)到十億美元，通過集中開發(fā)了來實(shí)現(xiàn)亞微米特有的尺寸要求的技術(shù)。
2、60年代中期才得到逐漸的發(fā)展，70年代，砷化鎵材料制造工藝的逐步成熟，對于微波單片集成電路的發(fā)展形成了很大影響。因?yàn)樯榛壊牧系碾娮舆w移率比硅高出7倍，且半絕緣砷化鎵的電阻率的高度達(dá)到108，因此砷化鎵屬于最合理的微波傳輸介質(zhì)材料，非常適合用在單片微波單片集成電路的襯底。正是因?yàn)樯榛壖夹g(shù)的普遍推廣，促進(jìn)了工業(yè)界集團(tuán)朝向微波單片集成電路的方向發(fā)展。
三、超高速集成電路與微波單片集成電路在信息作戰(zhàn)領(lǐng)域的應(yīng)用
1、超高速集成電路在雷達(dá)和軍用電子設(shè)備中的應(yīng)用。超高速集成電路應(yīng)用至軍事雷達(dá)與電子裝備系統(tǒng)中有效的提高了的在戰(zhàn)場上獲取情報、偵查情報、分析目標(biāo)、處理數(shù)據(jù)等方面的能力；在很大幅度上，有效的提高了雷達(dá)、電子設(shè)備、武器系統(tǒng)在復(fù)雜的環(huán)境當(dāng)中，以最快的速率反應(yīng)能力與應(yīng)變能力，實(shí)現(xiàn)了信息作戰(zhàn)武器系統(tǒng)的高速、高效和精準(zhǔn)性。
2、微波單片集成電路在軍用雷達(dá)中的應(yīng)用。與普通使用的陸基雷達(dá)相比較之下，微波單片集成電路器件與之同樣的雷達(dá)在相同條件下所耗費(fèi)的性能提高十倍。相控陣?yán)走_(dá)的真正優(yōu)勢在于產(chǎn)生的微波功率的與傳輸效率較高，發(fā)射機(jī)的功能消耗等于使用功率管的三分之一，同時接收機(jī)的靈活度也提高了2倍。另一方面的優(yōu)勢在于可靠性較強(qiáng)，在此過程中，就算其中有百分之五的構(gòu)件失靈。雷達(dá)系統(tǒng)依然能保證供應(yīng)更好更多功能工作性能。微波單片集成電路 T/R組件極具緊湊、可靠性高、重量輕、成本低等結(jié)構(gòu)方面的優(yōu)勢。
結(jié)束語：綜上所述，超高速集成電路能夠有效的提高處理信號與處理數(shù)據(jù)的能力，還能增強(qiáng)信號方面的接收、傳輸、發(fā)射能力的微波單片集成電路電路能實(shí)現(xiàn)構(gòu)建出新一代全新的軍用微電子系統(tǒng)，這種系統(tǒng)在軍事信息作戰(zhàn)領(lǐng)域特別是雷達(dá)和電子設(shè)備中擁有良好的應(yīng)用前景。在下一代中的軍用雷達(dá)關(guān)鍵特征在于它器件方面的模塊化與集成化，而超高速集成電路與微波單片集成電路屬于提高軍用雷達(dá)器件集成化、模塊化過程中最重要手段之一。
參 考 文 獻(xiàn)
以集成電路為核心的微電子技術(shù)，在軍事通信、軍事指揮、軍事偵察、電子干擾和反干擾、無人機(jī)、軍用飛機(jī)、導(dǎo)彈，雷達(dá)、自動化武器系統(tǒng)等方面得到廣泛應(yīng)用，覆蓋了軍事信息領(lǐng)域的方方面面。因此，現(xiàn)代信息化戰(zhàn)爭又被稱為“芯片之戰(zhàn)”。出于國防裝備的需要，世界軍事強(qiáng)國不僅重視通用微電子技術(shù)發(fā)展，也十分重視專用微電子技術(shù)的發(fā)展。這是因?yàn)閷Ｓ梦㈦娮赢a(chǎn)品不僅在國防裝備中應(yīng)用廣泛，而且對國防裝備的作戰(zhàn)效能起著關(guān)鍵作用。美國提出，在其防務(wù)的技術(shù)優(yōu)勢中，集成電路是最重要的因素。20世紀(jì)80年代美國就將集成電路列為戰(zhàn)略性產(chǎn)業(yè)。決定航空電子系統(tǒng)成本和技術(shù)的關(guān)鍵和核心，是以航空關(guān)鍵集成電路和元器件為核心的航空微電子技術(shù)和產(chǎn)品。
當(dāng)前微電子科學(xué)技術(shù)一個重要的發(fā)展方向，就是由集成電路（IC）向集成系統(tǒng)（IS）轉(zhuǎn)變，并由此產(chǎn)生了微系統(tǒng)。微系統(tǒng)有兩重含義：一是將電子信息系統(tǒng)集成到硅芯片上，即信息系統(tǒng)的芯片集成——片上系統(tǒng)或System on-a-Chip（SoC）。另一含義就是微電子機(jī)械系統(tǒng)（MEMS）和微光機(jī)電系統(tǒng)。
SoC將一個基于PCB上實(shí)現(xiàn)的系統(tǒng)功能盡可能的轉(zhuǎn)化為基于功能、性能高度集成的基于硅的系統(tǒng)級芯片實(shí)現(xiàn)。因此，SoC盡可能多的集成系統(tǒng)的功能，可以減小系統(tǒng)體積重量，提高系統(tǒng)的性能，提高系統(tǒng)的可靠性，并能降低系統(tǒng)的制造成本。
MCM（Multi-Chip Module）是利用先進(jìn)的微組裝技術(shù)將多個（2個或以上)集成電路管芯及其他微型元器件組裝在單一封裝外殼內(nèi)，形成具有一定部件或系統(tǒng)功能的高密度微電子組件?；贛CM基礎(chǔ)上發(fā)展起來的系統(tǒng)級封裝SIP（System in Package），是將整個應(yīng)用系統(tǒng)中所有的電路管芯和其他微型元器件組裝在單一封裝外殼內(nèi)的技術(shù)。MCM/SIP技術(shù)的開發(fā)應(yīng)用將是突破傳統(tǒng)封裝固有瓶頸的一種有效途徑，實(shí)現(xiàn)信息技術(shù)的發(fā)展對集成電路的封裝密度、處理速度、體積、重量及可靠性等方面提出新的應(yīng)用要求。
上世紀(jì)90年代，美國NASA為實(shí)現(xiàn)太空飛船小型和微型化提出先進(jìn)飛行計算機(jī)計劃（AFC），將MCM 作為在微電子領(lǐng)域保持領(lǐng)先地位的重要技術(shù)加以發(fā)展，并確定其為2010年前重點(diǎn)發(fā)展的十大軍民兩用高新技術(shù)之一。 日本一直以來都是MCM 技術(shù)的推崇者，他們建立的MCM技術(shù)協(xié)會進(jìn)一步促進(jìn)多芯片組件的發(fā)展與應(yīng)用。
雖然SoC可以集成多種功能IP，但多工藝混合的IP難以采用SoC在單一硅片上實(shí)現(xiàn), 因此雖然SoC發(fā)展迅速，但并不能取代MCM/SIP技術(shù)，一定程度上來講，MCM/SIP技術(shù)是對SoC實(shí)現(xiàn)小型化的重要補(bǔ)充。因此，SoC/MCM（SIP）技術(shù)固有的技術(shù)優(yōu)點(diǎn)，是航空電子系統(tǒng)低功耗、高性能、高可靠、超小型化的發(fā)展的永恒追求，也是航空電子系統(tǒng)發(fā)展迫切需要的核心技術(shù)之一。
航空微電子產(chǎn)業(yè)的國內(nèi)外現(xiàn)狀
航空電子系統(tǒng)所用關(guān)鍵集成電路與元器件的基本上可以分為四大類別：通用高端芯片、航空專用集成電路、機(jī)載任務(wù)子系統(tǒng)專用處理芯片、航空核心元器件。
1、通用高端芯片，主要是指處理類、存儲類、電源類、A/D、D/A、OP等類別的集成電路。高端通用芯片決定航空電子系統(tǒng)的整體性能，是航空系統(tǒng)中不可缺少的一類重要器件。由于武器裝備發(fā)展的需求超前于我國集成電路的研制和國產(chǎn)化，各項(xiàng)主戰(zhàn)裝備進(jìn)入設(shè)計定型時，國內(nèi)出現(xiàn)無“芯”可用的狀況，導(dǎo)致定型裝備的高端通用芯片基本依賴于進(jìn)口，在重點(diǎn)型號中幾款用量大的CPU芯片大都要依靠進(jìn)口，只有少數(shù)是國產(chǎn)化的CPU芯片，而且性能都比較低。
2、航空專用集成電路，主要包是指總線網(wǎng)絡(luò)及相關(guān)標(biāo)準(zhǔn)協(xié)議，以及使用MCM、SIP設(shè)計的模塊。航空專用集成電路一般分為兩種：第一種是滿足航空標(biāo)準(zhǔn)、協(xié)議和規(guī)范的專用電路，如支持ARINC429協(xié)議、1553B協(xié)議、光纖通道FC-AE協(xié)議等的電路，它決定了航空電子系統(tǒng)的體系結(jié)構(gòu)。這類芯片主要是總線協(xié)議處理類芯片，是航空電子系統(tǒng)的“中樞神經(jīng)”，遍布飛機(jī)的各個部件和角落。第二種是滿足飛機(jī)應(yīng)用環(huán)境要求的專用集成電路。這類芯片是面向航空電子系統(tǒng)的應(yīng)用需求特點(diǎn)開發(fā)的芯片。歐美新一代飛機(jī)研制中，廣泛使用了SoC/MCM(SIP)技術(shù)手段，實(shí)現(xiàn)低功耗、高性能、高可靠性、超小型化的最終目標(biāo)。為了達(dá)到F-22等新一代飛機(jī)綜合核心處理機(jī)（ICP）對“性能/體積”方面的要求，美國“寶石臺”計劃中定義了多達(dá)12種MCM。
現(xiàn)在，集成電路產(chǎn)業(yè)中的微電子封裝測試已與集成電路設(shè)計和集成電路制造一起成為密不可分又相對獨(dú)立的三大產(chǎn)業(yè)。而往往設(shè)計制造出的同一塊集成電路芯片卻采用各種不同的封裝形式和結(jié)構(gòu)。今后的微電子封裝又將如何發(fā)展呢？根據(jù)集成電路的發(fā)展及電子整機(jī)和系統(tǒng)所要求的高性能、多功能、高頻、高速化、小型化、薄型化、輕型化、便攜化及低成本等，必然要求微電子封裝提出如下要求：
(1)具有的I/O數(shù)更多；(2)具有更好的電性能和熱性能；(3)更小、更輕、更薄，封裝密度更高；(4)更便于安裝、使用、返修；(5)可靠性更高；(6)性能價格比更高；
2未來微電子技術(shù)發(fā)展趨勢
具體來說，在已有先進(jìn)封裝如QFP、BGA、CSP和MCM等基礎(chǔ)上，微電子封裝將會出現(xiàn)如下幾種趨勢：
DCA（芯片直接安裝技術(shù)）將成為未來微電子封裝的主流形式
DCA是基板上芯片直接安裝技術(shù)，其互聯(lián)方法有WB、TAB和FCB技術(shù)三種，DCA與互聯(lián)方法結(jié)合，就構(gòu)成板上芯片技術(shù)（COB）。
當(dāng)前，在DCA技術(shù)中，WB仍是主流，但其比重正逐漸下降，而FCB技術(shù)正迅速上升。因?yàn)樗哂幸韵聝?yōu)越性：
（1）DCA特別是FC（倒裝芯片）是“封裝”家族中最小的封裝，實(shí)際上是近于無封裝的芯片。
（2）統(tǒng)的WB只能利用芯片周圍的焊區(qū)，隨著I/O數(shù)的增加，WB引腳節(jié)距必然縮小，從而給工藝實(shí)施帶來困難，不但影響產(chǎn)量，也影響WB質(zhì)量及電性能。因此，高I/O數(shù)的器件不得不采用面陣凸點(diǎn)排列的FC。
（3）通常的封裝（如SOP、QFP）從芯片、WB、引線框架到基板，共有三個界面和一個互聯(lián)層。而FC只有芯片一個基板一個界面和一個互聯(lián)層，從而引起失效的焊點(diǎn)大為減少，所以FCB的組件可靠性更高。
（4）FC的“引腳”實(shí)際上就是凸點(diǎn)的高度，要比WB短得多，因此FC的電感非常低，尤其適合在射頻移動電話，特別是頻率高達(dá)2GHz以上的無線通信產(chǎn)品中應(yīng)用。
（5）由于FC可直接在圓片上加工完成“封裝”，并直接FCB到基板上，這就省去了粘片材料、焊絲、引線框架及包封材料，從而降低成本，所以FC最終將是成本最低的封裝。
（6）FC及FCB后可以在芯片背面直接加裝散熱片，因此可以提高芯片的散熱性能，從而FC很適合功率IC芯片應(yīng)用。
通過以上對DCA及FCB優(yōu)越性的分析，可以看出DCA特別是FCB技術(shù)將成為未來微電子封裝的主流形式應(yīng)是順理成章的事。
2.2三維（3D）封裝技術(shù)將成為實(shí)現(xiàn)電子整機(jī)系統(tǒng)功能的有效途徑
三維封裝技術(shù)是國際上近幾年正在發(fā)展著的電子封裝技術(shù)，它又稱為立體微電子封裝技術(shù)。3D已成為實(shí)現(xiàn)電子整機(jī)系統(tǒng)功能的有效途徑。
各類SMD的日益微型化，引線的細(xì)線寬和窄間距化，實(shí)質(zhì)上是為實(shí)現(xiàn)xy平面（2D）上微電子組裝的高密度化；而3D則是在2D的基礎(chǔ)上，進(jìn)一步向z方向，即向空間發(fā)展的微電子組裝高密度化。實(shí)現(xiàn)3D，不但使電子產(chǎn)品的組裝密度更高，也使其功能更多，傳輸速度更高、相對功耗更低、性能更好，而可靠性也更高等。
與常規(guī)的微電子封裝技術(shù)相比，3D可使電子產(chǎn)品的尺寸和重量縮小十倍。實(shí)現(xiàn)3D，可以大大提高IC芯片安裝在基板上的Si效率（即芯片面積與所占基板面積之比）。對于2D多芯片組件情況，Si效率在20%—90%之間，而3D的多芯片組件的Si效率可達(dá)100%以上。由于3D的體密度很高，上、下各層間往往采取垂直互聯(lián)，故總的引線長度要比2D大為縮短，因而使信號的傳輸延遲線也大為減小。況且，由于總的引線長度的縮短，與此相關(guān)的寄生電容和寄生電感也大為減小，能量損耗也相應(yīng)減少，這都有利于信號的高速傳輸，并改善其高頻性能。此外，實(shí)現(xiàn)3D，還有利于降低噪聲，改善電子系統(tǒng)性能。還由于3D緊密堅固的連接，有利于可靠性的提高。
3D也有熱密度較大、設(shè)計及工藝實(shí)施較復(fù)雜的不利因素，但隨著3D技術(shù)日益成熟，這些不利因素是可以克服的。
總之，微電子封裝技術(shù)的發(fā)展方向就是小型化、高密度、多功能和低成本。
參考文獻(xiàn)
[1]微電子封裝技術(shù)[M].中國電子學(xué)會生產(chǎn)技術(shù)學(xué)分會叢書編委會.中國科學(xué)技術(shù)大學(xué)出版社.
IC芯片是將大量的微電子元器件（晶體管、電阻、電容等）形成的集成電路放在一塊塑基上，做成一塊芯片。而今幾乎所有看到的芯片，都可以叫做IC芯片。當(dāng)今半導(dǎo)體工業(yè)大多數(shù)應(yīng)用的是基于硅的集成電路。
集成電路（integrated circuit）是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)；其中所有元件在結(jié)構(gòu)上已組成一個整體，使電子元件向著微小型化、低功耗和高可靠性方面邁進(jìn)了一大步。它在電路中用字母“IC”表示。集成電路發(fā)明者為 杰克·基爾比（基于硅的集成電路）和羅伯特·諾伊思（基于鍺的集成電路）。
（來源：文章屋網(wǎng) ）
中國分類號：TP302.7 文獻(xiàn)標(biāo)識碼：A 文章編號：1002-2422(2010)02-0057-04
1 電子元器件的正確選擇
(1)對電子元器件的選擇的原則之一，電子元器件的技術(shù)性能、質(zhì)量、使用條件等在滿足產(chǎn)品要求情況下；要優(yōu)先選用經(jīng)實(shí)踐證明質(zhì)量穩(wěn)定、可靠性高的標(biāo)準(zhǔn)元器件，應(yīng)最大限度的壓縮元器件的品種、規(guī)格，生產(chǎn)廠。
(2)對電子元器件的選擇的原則之二，根據(jù)電子元器件質(zhì)量等級與質(zhì)量系數(shù)選用，國軍標(biāo)GJB／Z299B《電子設(shè)備可靠性預(yù)計手冊》列出了各類電子元器件。根據(jù)不同級別的標(biāo)準(zhǔn)和質(zhì)量認(rèn)證所對應(yīng)的可靠性質(zhì)量等級及質(zhì)量系數(shù)，質(zhì)量系數(shù)越大表示器件的失效率越高，可靠性水平越低。美國的各類電子元器件的質(zhì)量等級和質(zhì)量系數(shù)可以查閱美國軍用手冊MIL-HDBK-217F《電子設(shè)備可靠性預(yù)計》。
(3)對電子元器件的選擇的原則之三，采用元器件計數(shù)法預(yù)計裝置的平均故障間隔時間，通過對使用不同質(zhì)量等級的元器件的裝置的MTBF進(jìn)行比較，分析對可靠性影響的大小，最后，正確選擇電子元器件。
2 元器件的正確使用
(1)簡化設(shè)計。
①多個通道共用一個電路或器件。
②在邏輯電路的設(shè)計中，簡化設(shè)計的重點(diǎn)應(yīng)該放在減少邏輯器件的數(shù)目，其次是減少門電路或輸入端的數(shù)目。
③多采用標(biāo)準(zhǔn)化、系列化的元器件，少采用特殊的或未經(jīng)定型元器件。
④能用軟件完成的功能，不要用硬件實(shí)現(xiàn)。
⑤能用數(shù)字電路實(shí)現(xiàn)的功能，不要用模擬電路完成。
⑥在保證實(shí)現(xiàn)規(guī)定功能指標(biāo)的前提下，多采用集成電路，少采用分立器件，多采用較大規(guī)模的集成電路，少采用較小規(guī)模的集成電路。提高集成度可以減少元器件之間的連線、接點(diǎn)以及封裝的數(shù)目，而這些連接點(diǎn)的可靠性常常是造成電路失效的主要原因。
(2)低功耗設(shè)計?？梢詮膬煞矫嬷郑槐M量采用低功耗器件，如在滿足工作速度的情況下，盡量采用CMOS電路。而不用TTL電路：二在完成規(guī)定功能的前提下，盡量簡化邏輯電路，并更多的讓軟件來完成硬件的功能，以減少整機(jī)硬件的數(shù)量。
(3)保護(hù)電路設(shè)計。在電路設(shè)計中，根據(jù)具體情況設(shè)計必要的保護(hù)電路。如在電路的信號輸入端設(shè)計靜電保護(hù)電路，在電源輸入端設(shè)計浪涌干擾抑制電路，在高頻高速電路中加入噪聲抑制或吸收網(wǎng)絡(luò)。具體保護(hù)電路的形式根據(jù)具體情況考慮。
(4)電路的重點(diǎn)設(shè)計。常常有這樣的情況，某個元器件的參數(shù)退化嚴(yán)重，但對電路性能的影響甚微；而另一個元器件稍有變化，就對電路性能產(chǎn)生顯著影響。這是因?yàn)橐粋€元器件對于電路可靠性的影響不僅取決于該元器件自身的質(zhì)量，而且取決于該元器件在電路中關(guān)鍵作用。因此，在電路設(shè)計中應(yīng)對電路性能影響顯著的關(guān)鍵元器件或子電路。進(jìn)行重點(diǎn)設(shè)計。
(5)基于元器件的穩(wěn)定參數(shù)和典型特性進(jìn)行設(shè)計。對于那些由于工藝離散性以及隨時間、溫度和其它環(huán)境應(yīng)力而變化的不太穩(wěn)定的性能參數(shù)，設(shè)計時應(yīng)給予更為寬容的限制。對于那些不確定的無法控制的性能參數(shù)，設(shè)計時不宜采納，有典型應(yīng)用電路時，應(yīng)盡可能使用。
(6)塊設(shè)計。在系統(tǒng)分割時，應(yīng)注意電路功能和結(jié)構(gòu)的均衡性，這樣對提高裝置可靠性有利。這主要體現(xiàn)在兩個方面：一是每塊電路的功能應(yīng)相對完整，盡量減少各個電路之間的聯(lián)接，以削弱互連對電路可靠性的影響；二是各個電路所含元器件的數(shù)量不要過于集中帶來的不可靠因素，同時也方便了裝配工藝設(shè)計。
(7)冗余設(shè)計和降額設(shè)計。冗余設(shè)計也稱余度設(shè)計，是在系統(tǒng)或設(shè)備中的關(guān)鍵電路部位，設(shè)計一種以上的功能通道，當(dāng)一個功能通道發(fā)生故障時，可用另一個通道代替，從而可使局部故障不影響整個裝置的正常工作。對采用那種冗余方式(主動冗余，備用冗余，功能冗余)也要考慮。
(8)常用集成電路的應(yīng)用設(shè)計規(guī)則。在電路設(shè)計時，除了以上所述的通用設(shè)計原則之外，還要根據(jù)所用器件的具體情況，采用不同的設(shè)計規(guī)則。下面給出用幾種常用集成電路進(jìn)行電路設(shè)計時應(yīng)該遵循的一些規(guī)則。
TIL電路應(yīng)用設(shè)計規(guī)則：
①電源，穩(wěn)定性應(yīng)保持在±5％之內(nèi)；紋波系數(shù)應(yīng)小于5％：電源初級應(yīng)有射頻旁路。
②去耦，每使用8塊TTL電路就應(yīng)當(dāng)用一個0.01-0.1uF的射頻電容器對電源電壓進(jìn)行去耦。去耦電容的位置應(yīng)盡可能地靠近集成電路，二者之間的距離應(yīng)在15cm之內(nèi)。每塊印制電路板也應(yīng)用一只容量更大些的低電感電容器對電源進(jìn)行去耦。
③輸入信號。輸入信號的脈沖寬度應(yīng)長于傳播延遲時間，以免出現(xiàn)反射噪聲。
④要求邏輯“0”輸出的器件，其不使用的輸入端應(yīng)將其接地或與同一門電路的在用輸端相連。
⑤要求邏輯“1”輸出的器件，其不使用的輸入端應(yīng)連接到一個大于2.7V的電壓上。為不增加傳輸延遲時間和噪聲敏感度，所接電壓不要超過該電路的電壓最大額定值5.5V。
⑥不使用的器件，其所有的輸入端都應(yīng)按照使功耗最低的方法連接。
⑦在使用低功耗肖特基TTL電路時，應(yīng)保證其輸入端不出現(xiàn)負(fù)電壓，以免電流流入輸入箝位二極管。
⑧時鐘脈沖的上升時間和下降時間應(yīng)盡可能的短，以便提高電路的抗干擾能力。
⑨通常時鐘脈沖處于高態(tài)時，觸發(fā)器的數(shù)據(jù)不應(yīng)改變。
⑩擴(kuò)展器應(yīng)盡可能地靠近被擴(kuò)展的門，擴(kuò)展器的節(jié)點(diǎn)上不能有容性負(fù)載。
(11)在長信號線的接收端應(yīng)接一個500－1k的上拉電阻，以便增加噪聲容限和縮短上升時間。
(12)集電極開路器件的輸出負(fù)載應(yīng)連接到小于等于最大額定值的電壓上，所有其它器件的輸出負(fù)載應(yīng)連接到VCC上。
(13)長信號線應(yīng)該由專門為其設(shè)計的電路驅(qū)動，如線驅(qū)動器、緩沖器等。
(14)從線驅(qū)動器到接收電路的信號回路線應(yīng)是連續(xù)的，應(yīng)采用特性阻抗約為100的同軸線或雙扭線。
(15)某些TTL電路具有集電極開路輸出端，允許將幾個電路的開集電極輸出端連接在一起，以實(shí)現(xiàn)“線與”功能。但應(yīng)在該輸出端加一個上拉電阻，以便提供足夠的驅(qū)動信號和提高抗干擾能力，上拉電阻的阻值應(yīng)根據(jù)該電路的出力來確定。
CMOS電路應(yīng)用設(shè)計規(guī)則：
①電源，穩(wěn)定性應(yīng)保持在5％之內(nèi)：紋波系數(shù)應(yīng)小于5％；電源初級應(yīng)有射頻旁路。
②如果CMOS電路自身和其輸入信號源使用不同的電源，則開機(jī)時應(yīng)首先接通CMOS電源，然后接通信號源，關(guān)機(jī)時應(yīng)該首先關(guān)閉信號源，然后關(guān)閉CMOS電源。
③輸入信號，輸入信號電壓的幅度應(yīng)限制在CMOS電路電源電壓范圍之內(nèi)，以免引發(fā)閂鎖；多余的輸入端在任何情況下都不得懸空，應(yīng)適當(dāng)?shù)倪B接到CMOS電路的電壓正端或負(fù)端上。
④當(dāng)CMOS電路由TTL電路驅(qū)動時，應(yīng)該在CMOS電 路的輸入端與VCC之間連一個上拉電阻。
⑤在非穩(wěn)態(tài)和單穩(wěn)態(tài)多諧振蕩器等應(yīng)用中，允許CMOS電路有一定的輸入電流(通過保護(hù)二極管)，但應(yīng)在其輸入加接一只串聯(lián)電阻，將輸入電流限制在微安級的水平上。
⑥輸出信號和輸出電壓幅度應(yīng)限制在CMOS電路電源電壓范圍之內(nèi)，以免引發(fā)閂鎖。
⑦長信號線應(yīng)該由專門為其設(shè)計的電路驅(qū)動，如線驅(qū)動器、緩沖器等。
⑧應(yīng)避免在CMOS電流的輸出端接大于500pF的電容負(fù)載。
⑨CMOS電路的扇出應(yīng)根據(jù)其輸出容性負(fù)載量來確定。
⑩并聯(lián)應(yīng)用，除三態(tài)輸出門外，有源上拉門不得并聯(lián)連接。只有一種情況例外，即并聯(lián)門的所有輸入端均并聯(lián)在一起，而且這些門電路封裝在同一外殼內(nèi)。
3 可靠性預(yù)計
為了驗(yàn)證可靠性設(shè)計的效果，根據(jù)系統(tǒng)可靠性的要求，電路設(shè)計完成后，可對關(guān)鍵電路的失效率進(jìn)行預(yù)計，預(yù)計所依據(jù)的模型和方法見國軍標(biāo)GJB299《電子設(shè)備可靠性預(yù)計手冊》。
4 正確布線
4，1正確布線之一電磁兼容性設(shè)計
(1)采用正確的布線之策略。具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計布線時應(yīng)盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。
(2)選擇合理的導(dǎo)線寬度。印制導(dǎo)線的電感量與其長度成正比，與其寬度成反比，因而短而精的導(dǎo)線對抑制干擾是有利的。時鐘引線、行驅(qū)動器或總線驅(qū)動器的信號線常常載有大的瞬變電流，印制導(dǎo)線要盡可能地短。對于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時，即可完全滿足要求：對于集成電路，印制導(dǎo)線寬度可在0.2－1.0mm之間選擇。
(3)為了抑制高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射，在印制電路板布線時，還應(yīng)注意以下幾點(diǎn)：
①盡量減少印制導(dǎo)線的不連續(xù)性，禁止環(huán)狀走線等。
②時鐘信號引線最容易產(chǎn)生電磁輻射干擾，走線時應(yīng)與地線回路相靠近，不要在長距離內(nèi)與信號線并行。
⑧總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。對于那些離開印制電路板的引線，驅(qū)動器應(yīng)緊挨著連接器。
④數(shù)據(jù)總線的布線應(yīng)每兩根信號線之間夾一根信號地線。最好是緊挨著最不重要的地址引線放置地回路，因?yàn)楹笳叱］d有高頻電流。
⑤在印制板布置高速、中速和低速邏輯電路時，應(yīng)注意器件排列方式。
(4)抑制反射干擾
為了抑制出現(xiàn)在印制線條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。
4，2正確布線之二去耦電容配置
(1)電源輸入端跨接一個10-100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會更好。
(2)為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每4－10個芯片配置一個1-10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz-20MHz范圍內(nèi)阻抗小于1，而且漏電流很小。
(3)對于噪聲能力弱、關(guān)斷時電流變化大的器件和ROM、RAM等存儲型器件，應(yīng)在芯片的電源線和地線間直接接入去耦電容。
(4)去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。
4，3正確布線之三接地設(shè)計
(1)正確選擇單點(diǎn)接地與多點(diǎn)接地。在低頻電路中，信號的工作頻率小于1MHz，布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號工作頻率大于10MHz時，地線阻抗變得很大，此時應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1-10MHz時，如果采用一點(diǎn)接地，其地線長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。
(2)將數(shù)字電路與模擬電路分開。電路板上既有高速邏輯電路，又有線性電路，應(yīng)盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。
(3)盡量加粗接地線。若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時信號電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，應(yīng)能通過三倍于印制電路板的允許電流。
(4)將接地線構(gòu)成閉環(huán)路。印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細(xì)的限制，會在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地構(gòu)成環(huán)路，則會縮小電位差值，提高電子設(shè)備的抗噪聲能力。
4，4正確布線之四熱設(shè)計
(1)對于采用自由對流空氣冷卻方式的設(shè)備，最好是將集成電路按縱長方式排列，對于采用強(qiáng)制空氣冷卻的設(shè)備，則應(yīng)按橫長方式配置。
(2)同一塊印制板上的元器件應(yīng)盡可能按其發(fā)熱量大小及耐熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的元器件放在冷卻氣流的最上游，發(fā)熱量大或耐熱性好的元器件放在冷卻氣流的最下游。
(3)在水平方向上，大功率器件盡量靠近印制板邊沿布置，以便縮短傳熱途徑；在垂直方向上，大功率器件盡量靠近印制板上方布置，以便減少這些器件工作時對其它元器件溫度的影響。
(4)溫度敏感器件最好安置在溫度最低的區(qū)域，千萬不要將它放在發(fā)熱元器件的正上方，多個器件最好是在水平面上交錯布局。
5 機(jī)體的設(shè)計
(1)對于用于電磁屏蔽的機(jī)箱材料的電導(dǎo)率、磁通率越高，屏蔽效果越好。
(2)材料的選用還受到強(qiáng)度、重量、散熱性、工藝性等因素的制約。當(dāng)屏蔽效果不太好時，可考慮對其進(jìn)行表面處理。在屏蔽機(jī)體設(shè)計時，應(yīng)使機(jī)體有足夠的厚度以增大磁路橫切面積，增加屏蔽效果；同時在垂直于磁通方向不能開口，以免增大磁阻。
(3)機(jī)體要良好接地。機(jī)體接地有二個重要作用：一是接地能使屏蔽具有較好效果，二是消除靜電影響。
6 環(huán)境條件強(qiáng)制
靜電。集成電路是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)；其中所有元件在結(jié)構(gòu)上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進(jìn)了一大步。它在電路中用字母“IC”表示。集成電路發(fā)明者為杰克·基爾比（基于鍺（Ge）的集成電路）和羅伯特-諾伊思（基于硅（Si）的集成電路）。當(dāng)今半導(dǎo)體工業(yè)大多數(shù)應(yīng)用的是基于硅的集成電路。
集成電路是20世紀(jì)50年代后期到60年展起來的一種新型半導(dǎo)體器件。它是經(jīng)過氧化、光刻、擴(kuò)散、外延、蒸鋁等半導(dǎo)體制造工藝，把構(gòu)成具有一定功能的電路所需的半導(dǎo)體、電阻、電容等元件及它們之間的連接導(dǎo)線全部集成在一小塊硅片上，然后焊接封裝在一個管殼內(nèi)的電子器件。其封裝外殼有圓殼式、扁平式或雙列直插式等多種形式。集成電路技術(shù)包括芯片制造技術(shù)與設(shè)計技術(shù)，主要體現(xiàn)在加工設(shè)備，加工工藝，封裝測試，批量生產(chǎn)及設(shè)計創(chuàng)新的能力上。
（來源：文章屋網(wǎng) ）
1.引言
封裝技術(shù)是一種將集成電路用塑料、陶瓷或玻璃等材料包裝的技術(shù)。以CPU為例，我們實(shí)際看到的體積和外觀并不是真正的內(nèi)存的大小和面貌，而是內(nèi)存芯片經(jīng)過封裝后的產(chǎn)品。因?yàn)樾酒仨毰c外界隔離，以防止空氣中的雜質(zhì)對芯片電路進(jìn)行腐蝕造成電氣性能下降。此外，封裝后的芯片更便于安裝和運(yùn)輸。封裝技術(shù)的好壞還直接影響到芯片性能的好壞和與之連接的PCB(印制電路板)的設(shè)計和制造，所以說它是至關(guān)重要的。
由于現(xiàn)在處理器芯片的內(nèi)頻越來越高，功能越來越強(qiáng)，引腳數(shù)越來越多，封裝的外形也不斷在改變。電子產(chǎn)品向便攜式、小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展的市場需求對封裝技術(shù)提出了更加嚴(yán)格的需求，集成電路封裝技術(shù)正在不斷的發(fā)展。
2.IC封裝的現(xiàn)狀
2.1 現(xiàn)階段較廣泛應(yīng)用的集成電路封裝
2.1.1 DIP雙列直插式封裝
DIP封裝是最普及的插裝型封裝，適用于中小規(guī)模集成電路(IC)，其引腳數(shù)一般不超過100個。采用DIP封裝的芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝具有以下特點(diǎn)：
①適合在PCB上穿孔安裝，操作方便；②比TO型封裝易于對PCB布線；③芯片面積與封裝面積之間的比值比較大，故體積也比較大。
Intel系列CPU中8088就采用這種封裝形式，緩存(Cache)和早期的內(nèi)存芯片也是這種封裝形式。
2.1.2 PLCC塑料有引腳片式載體封裝
PLCC封裝屬于表面貼裝型封裝。PLCC是一種塑料有引腳的片式載體封裝，引腳從封裝的四個側(cè)面引出，呈丁字形，采用片式載體是有時在系統(tǒng)中需要更換集成電路，因而先將芯片封裝在一種載體(carrier)內(nèi)，然后將載體插入插座內(nèi)，載體和插座通過硬接觸而導(dǎo)通的。這樣在需要時，只要在插座上取下載體就可方便地更換另一載體。PLCC封裝主要用于高速，高頻集成電路封裝。
2.1.3 QFP/PFP方形扁平式/扁組件式封裝
QFP封裝的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)模或超大型集成電路都采用這種封裝形式，其引腳數(shù)常在100個以上。此形式封裝的芯片必須采用SMT（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來。采用SMT安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計好的相應(yīng)管腳的焊點(diǎn)。引腳端子從封裝的兩個側(cè)面引出，呈L字形，引腳可達(dá)300腳以上。
PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。
QFP/PFP封裝具有以下特點(diǎn)：
①適于SMT表面安裝技術(shù)在PCB電路板上安裝布線，操作方便，可靠性高；②芯片面積與封裝面積之間的比值較?。虎鄯庋b外形尺寸小，寄生參數(shù)小，適合高頻應(yīng)用；④引腳從直插式改為了歐翼型，引腳間距可更密，引腳寬度可更細(xì)。
Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。
2.2 現(xiàn)階段較先進(jìn)的集成電路封裝
2.2.1 BGA球柵陣列式封裝
BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。BGA是表面貼裝型封裝的一種，在PCB的背面布置二維陣列的球形端子，而不采用針腳引腳。引腳可超過200，是多引腳大規(guī)模集成電路(LSI)常用的一種封裝。BGA封裝具有以下特點(diǎn)：
①I/O引腳數(shù)雖然增多，但引腳間距遠(yuǎn)大于QFP，故提高了組裝成品率；②功耗雖增加，但BGA能用可控塌陷芯片法焊接，故可改善它的電熱性能；③厚度比QFP減少約1/2，重量減輕約3/4；④信號傳輸延遲小，使用頻率大大提高；⑤組裝可用共面焊接，可靠性高；⑥占用基板面積過大。
2.2.2 CSP芯片尺寸封裝
隨著全球電子產(chǎn)品個性化、小型化和便攜化的需求，出現(xiàn)了CSP芯片尺寸封裝。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒大不超過1.4倍。CSP封裝具有以下特點(diǎn)：
①近似芯片尺寸的超小型封裝；②保護(hù)裸芯片；③滿足了LSI芯片引出腳不斷增加的需要；④電、熱性能優(yōu)良；⑤解決了IC裸芯片不能進(jìn)行交流參數(shù)測試和老化篩選的問題；⑥便于焊接、安裝和修整更換。
目前日本有多家公司生產(chǎn)CSP，而且正越來越多地應(yīng)用于移動電話、數(shù)碼錄像機(jī)、筆記本電腦等產(chǎn)品上。從CSP近幾年的發(fā)展趨勢來看，CSP將取代QFP成為高I/O端子IC封裝的主流。
2.2.3 MCM多芯片模塊系統(tǒng)封裝
為了解決單一芯片集成度低和功能不夠完善的問題，把多個高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上用SMT技術(shù)組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn)MCM多芯片模塊系統(tǒng)。MCM的特點(diǎn)有：
①封裝延遲時間縮小，易于實(shí)現(xiàn)組件高速化；②縮小整機(jī)或組件封裝尺寸和重量，通常體積減小約1/4，重量減輕約1/3；③可靠性大大提高。
目前MCM已經(jīng)成功地用于大型通用計算機(jī)和超級巨型機(jī)中，今后將用于工作站、個人計算機(jī)、醫(yī)用電子設(shè)備和汽車電子設(shè)備等領(lǐng)域。
3.國內(nèi)外封裝技術(shù)比較
我國的封裝技術(shù)比較落后，目前仍然停留在PDIP、PSOP、PQFP、PLCC、PGA等較為低檔產(chǎn)品的封裝上。國外的封裝早就已經(jīng)規(guī)?；a(chǎn)，在國內(nèi)封裝企業(yè)主要集中在長三角的合資或國外獨(dú)資企業(yè)，沒有一家企業(yè)位能獨(dú)立進(jìn)行批量生產(chǎn)，其根本原因是政府的政策不夠完善，我們的觀念、技術(shù)和管理與國外還存在很大差距。其具體原因有：
①封裝技術(shù)研發(fā)環(huán)境欠佳，可操作性不夠強(qiáng)；
②封裝設(shè)備相對落后，材料性能的落后，而且質(zhì)量不穩(wěn)定；
③封裝設(shè)備維護(hù)保養(yǎng)能力不足，缺少有經(jīng)驗(yàn)的維修工程師，而且可靠性實(shí)驗(yàn)設(shè)備不齊全，測試手段不足；
④國內(nèi)封裝企業(yè)普遍規(guī)模較小，從事低端產(chǎn)品生產(chǎn)的居多，可持續(xù)發(fā)展能力不強(qiáng)，缺乏向高端產(chǎn)品封裝技術(shù)發(fā)展的技術(shù)和資金；
⑤掌握封裝技術(shù)專業(yè)人才相對短缺、缺少正規(guī)的培訓(xùn)人才的途徑和手段；
⑥缺少團(tuán)隊(duì)精神，缺乏現(xiàn)代企業(yè)管理的機(jī)制和理念；
⑦政府的政策導(dǎo)向不夠明確，現(xiàn)有機(jī)制不夠靈活，產(chǎn)業(yè)結(jié)構(gòu)沒得到很好調(diào)整。
4.IC封裝的發(fā)展趨勢
在過去幾十年里，為適應(yīng)集成電路向小型化、高速化、高頻化、大功率發(fā)展的需要，集成電路封裝技術(shù)得到了不斷的提高和改進(jìn)，朝著小尺寸、多I/O、高密度、高可靠性、高散熱能力、自動化組裝的方向發(fā)展。
就芯片水平來看，二十一世紀(jì)的封裝技術(shù)發(fā)展將呈現(xiàn)以下趨勢：
①單芯片向多芯片發(fā)展。為了適應(yīng)多功能化需要，多芯片封裝成為發(fā)展潮流，采用兩芯片重疊，三芯片重疊或多芯片疊裝構(gòu)成存儲器模塊等方式，以滿足系統(tǒng)功能的需要。
②平面封裝(MCM)向立體封裝(3D)發(fā)展。伴隨著芯片體積的增加導(dǎo)致封裝出來的產(chǎn)品面積也會明顯增加，在現(xiàn)有技術(shù)條件和有限的空間內(nèi)，如何進(jìn)一步提高晶體管的密度，必然在二維平面封裝（MCM）的基礎(chǔ)上向Z方向發(fā)展，即實(shí)現(xiàn)3D封裝。3D封裝可實(shí)現(xiàn)超大容量存儲，不但使電子產(chǎn)品密度更高，也使其功能更多，傳輸速度更快，性能更好，可靠性更好，還有可能降低價格。
③為適應(yīng)市場快速增長的以手機(jī)、筆記本電腦、平板顯示等為代表的便攜式電子產(chǎn)品的需求，IC封裝正在向著微型化、薄型化、不對稱化、低成本化方向發(fā)展。
④為了適應(yīng)綠色環(huán)保的需要，IC封裝正向無鉛化、無溴阻燃化、無毒低毒化方向快速發(fā)展。
電子產(chǎn)品高性能、多功能、小型化、便攜式的趨勢，不但對集成電路的性能要求在不斷提升，而且對電子封裝密度有了更高的要求。隨著時間的推移，封裝會有越來越多的改進(jìn)，性價比將得到進(jìn)一步的提高，由于其靈活性和優(yōu)異的性能，封裝有著廣泛的前景。我們應(yīng)該加強(qiáng)封裝技術(shù)的研究，把我國的封裝技術(shù)水平進(jìn)一步提高，為我國電子工業(yè)作出更大的貢獻(xiàn)。
參考文獻(xiàn)
[1]李枚.微電子封裝技術(shù)的發(fā)展與展望[J].半導(dǎo)體雜志,2000,25(2):32-36．
