相關(guān)期刊
時間：2023-03-10 14:44:43
序論：好文章的創(chuàng)作是一個不斷探索和完善的過程，我們?yōu)槟扑]十篇大規(guī)模集成電路范例，希望它們能助您一臂之力，提升您的閱讀品質(zhì)，帶來更深刻的閱讀感受。
中圖分類號：TP311文獻標(biāo)識碼：A文章編號：1009-3044(2012)01-0204-03
An Overview of the Reliability Evaluation of Very Large Scale Integrated Circuits
ZHU Xu-guang
(Department of Computer Science and Technology, Tongji University, Shanghai 201804, China)
Abstract: To meet the high performance requirements of SoC (System on Chips), the density and complexity of VLSI is increasing contin? ually, and these have negative impacts on circuit reliability. Hence, accurate reliability estimation of VLSI has become an important issue. This paper has introduced the problems and the existing reliability techniques of reliability estimation based on the early achievements. Fi? nally, this paper described the further work, the deficiency and difficulties of the current work combined with the author’s working.
Key words: VLSI; system level; register transfer level; logic level; transistor level; reliability evaluation
超大規(guī)模集成(very large-scale integrated, VLSI)電路及其相關(guān)技術(shù)是現(xiàn)代電子信息技術(shù)迅速發(fā)展的關(guān)鍵因素和核心技術(shù)，對國防建設(shè)、國民經(jīng)濟和科學(xué)技術(shù)的發(fā)展起著巨大的推動作用。人們對信息技術(shù)產(chǎn)品(主要指數(shù)字計算系統(tǒng))的依賴程度越來越大，這直接牽涉到人們的生活質(zhì)量，甚至關(guān)系到人類生命、財產(chǎn)的安全問題。因此，當(dāng)前人們在應(yīng)用這些產(chǎn)品的同時，必然會提出更高的要求，即除了傳統(tǒng)意義上的要求和標(biāo)準以外，還提出了更重要的評價體系---系統(tǒng)所提供服務(wù)的“可靠性”標(biāo)準問題[1]。
目前，軍事電子、航空航天、工業(yè)、交通、通訊，乃至普通人的個人生活都對VLSI電路和系統(tǒng)提出了越來越高的可靠性要求，而同時隨著集成電路技術(shù)的發(fā)展，尤其是深亞微米、納米工藝的應(yīng)用、電路規(guī)模不斷擴大，特征尺寸不斷縮小，電路密度不斷提高，給芯片的可靠性帶來了嚴峻的挑戰(zhàn)。因此，對VLSI電路的高可靠性研究變得越來越重要。可靠性技術(shù)研究一般包括可靠性設(shè)計與模擬、可靠性試驗與評估、工藝過程質(zhì)量控制、失效機理與模型研究，以及失效分析技術(shù)等五個主要的技術(shù)方向。
傳統(tǒng)上對VLSI電路可靠性的研究主要是針對制造過程的，內(nèi)容包括成品率計算模型、缺陷分布模型、軟(硬)故障影響的可靠性模型、電路的串?dāng)_與延遲、電路可靠性與成品率的關(guān)系等。在集成電路制造過程中，由于各種工藝擾動會不可避免地在硅片上引入缺陷，從而引起集成電路結(jié)構(gòu)的局部畸變。這些局部畸變可能改變電路的拓撲結(jié)構(gòu)，導(dǎo)致集成電路成品率下降。因此，缺陷的幾何模型、粒徑分布是影響成品率的重要因素之一。另外，在深亞微米和納米工藝下，軟故障的干擾越來越嚴重，相關(guān)的研究包括軟故障影響下導(dǎo)線可靠性模型、故障關(guān)鍵面積計算等。已有的研究表明可靠性和成品率存在正相關(guān)關(guān)系，其正相關(guān)性需要考慮線寬、線間距等版圖的幾何信息和與工藝相關(guān)的缺陷粒徑分布等參數(shù)。面向制造過程的可靠性研究準確性好但存在較大的計算開銷。
于是在制造出集成電路產(chǎn)品后，通過篩選和可靠性試驗估計其可靠性，并采用加速壽命試驗確定產(chǎn)品的平均壽命。如果發(fā)現(xiàn)可靠性不滿足要求，就要從設(shè)計和工藝角度進行分析，并加以改進。長期以來，評價器件質(zhì)量和可靠性的方法分為三類[2]：（1）批接收抽樣檢驗，檢驗該批產(chǎn)品是否滿足產(chǎn)品規(guī)范要求；（2）可靠性壽命試驗，評價產(chǎn)品的可靠性水平；（3）從現(xiàn)場收集并積累使用壽命數(shù)據(jù)，評價相應(yīng)產(chǎn)品的使用質(zhì)量和可靠性。
近年來，VLSI電路集成度不斷提高，同時可靠性水平也迅速提高，傳統(tǒng)的評價方法暴露出了各種各樣的問題，如批接收抽樣檢驗方法因分辯能力有限而不能有效區(qū)分高水平產(chǎn)品質(zhì)量之間的區(qū)別；可靠性壽命試驗方法因要求的樣本數(shù)太多而導(dǎo)致成本上升；基于現(xiàn)場數(shù)據(jù)收集的方法因存在“滯后性”而不能及時對產(chǎn)品質(zhì)量進行評價等，這就促使人們開始研究新的評估技術(shù)。
當(dāng)前對可靠性研究主要的數(shù)學(xué)模型有[3]：可靠性框圖模型、故障樹模型、馬爾科夫模型、Petri網(wǎng)模型、狀態(tài)空間分解模型及概率模型等。
雖然這些模型較好的解決了一系列的問題，但是在對VLSI電路進行分析時，由于沒有涉及到電路的具體邏輯結(jié)構(gòu)，也就是說只是粗略的分析了一下電路的可靠性，這是不夠準確的，當(dāng)然也是具有現(xiàn)實參考價值的。
在下一步工作中，作者將深入到電路的具體邏輯層和現(xiàn)實的環(huán)境當(dāng)中，對其進行更加深入和具體的研究，以便給出更加準確和 更有價值的計算值。
1不同層面可靠性評估
對數(shù)字VLSI電路進行模型化或設(shè)計描述,按照抽象級別由高到低大致可以分為行為級、寄存器傳輸級、邏輯級、電路級、晶體管級。目前，可靠性評估方法的研究主要集中在電路邏輯級以上，通過故障注入或模擬的方法分析信號可靠性。
一般而言，電路可靠性分析基于抽象級別越高，時間開銷越少，能用于大規(guī)模電路或者處理器系統(tǒng)的評估，但是由于遠離物理實現(xiàn)，準確性低。反之，分析的抽象級別越低，必然考慮低層實現(xiàn)中的缺陷分布，環(huán)境因素等參數(shù)，越接近芯片制造的真實過程，所以更加準確，但是存在一個普遍問題是耗時大，無法用于復(fù)雜電路。
1.1行為級可靠性評估
在高層測試可以及早地發(fā)現(xiàn)設(shè)計錯誤，便于及時修改，減少設(shè)計成本，縮短研發(fā)時間。當(dāng)前集成電路高層測試所面臨的最大困難是：缺少能準確描述高層故障實際類型的故障模型，并且模型的評估方式也較單一。
目前，國內(nèi)外學(xué)者對高層故障模型的研究已做了許多有益的工作，如：模仿軟件測試的覆蓋方法(包括狀態(tài)覆蓋、語句覆蓋、分枝覆蓋等)、基于電路結(jié)構(gòu)提出的故障模型等。這些故障模型在處理某類電路時都表現(xiàn)出了一定的優(yōu)勢，但是并非對所有類型電路都有效。這也表明，當(dāng)前高層故障模型依然不夠成熟；高層故障模型與門級網(wǎng)表中的SA(固定型故障模型)故障之間的關(guān)系依然不清晰；模型的評估也有待于改進?，F(xiàn)存的故障模型中，比較成功的有：傳輸故障模型[4]，變量固定型模型[5]。對模型的評估，常用的方法是覆蓋率評估，一般分為兩步，如圖1所示：(1)依提出的故障模型作測試生成，得到測試向量；(2)將測試向量在門級網(wǎng)表作模擬，計算其對SA故障的覆蓋率。另外還有一些是考慮電路的可觀測性的測試生成與評估方法[6]?？傊?，這些評估方法，都是基于對SA故障覆蓋率的計算。
圖1兩個高層故障模型評估
1.2邏輯級可靠性評估
正如上文所述，評估方法所對應(yīng)的電路抽象級別越高，其準確性則越低。而同一抽象層次上不同類型的方法相比，解析方法最為省時。邏輯級的解析模型方法相對準確，且易于理解和操作。
由于邏輯電路對差錯具有一定的屏蔽作用，作為瞬時故障的軟差錯并非一定會導(dǎo)致電路鎖存錯誤內(nèi)容或者輸出錯誤結(jié)果，因此，建立概率模型來評估邏輯級電路可靠性是合理的。
邏輯級概率模型通過計算發(fā)生在電路邏輯門或線節(jié)點差錯傳播到原始輸出的概率來衡量其失效率，考慮了電路的拓撲結(jié)構(gòu)和傳播路徑信息，并與組成電路的各個門類型和連接方式有關(guān)，如圖2所示，目前典型的方法包括：計算單個輸出節(jié)點軟差錯率的TP方法[7]，通過計算差錯傳播率表征電路軟差錯率的EPP方法[8]，以及通過概率轉(zhuǎn)移矩陣模型評測整個電路可靠度的PTM方法[9]。其中，TP方法和EPP方法只計算部分電路的失效率，而PTM可以度量整個電路的可靠性。但是，未經(jīng)優(yōu)化的TP、PTM算法的計算時空開銷較大，只能適用于小規(guī)模電路。基于PTM方法具有良好的完備性，并且模型簡單而準確，為解決其因時空復(fù)雜度大而不能直接用于大規(guī)模電路的問題，文獻[2]對PTM方法進行了深入的研究，并提出了合理的改進方法。
1.3晶體管級可靠性評估
超深亞微米下的CMOS電路可靠性是由MOSFET的微觀失效機制來決定的,對CMOS電路可靠性的評估和改善應(yīng)該在失效模式分析和對基本物理失效機制正確理解的基礎(chǔ)上進行。因此在對電路可靠性進行評估時，需要進行下面四方面的工作：
1)對MOSFET柵氧層退化機制進行建模。MOSFET中熱載流子注入效應(yīng)、負偏置溫度不穩(wěn)定性、柵氧可靠性的經(jīng)時擊穿效應(yīng)這三種失效機制是影響到超大規(guī)模CMOS電路長期工作可靠性的最主要因素。它們都是由氧化層陷阱電荷作用或界面態(tài)積累作用而導(dǎo)致了柵氧層作用的退化而造成器件特性的退化。
2）對產(chǎn)生局部氧化層損傷的MOSFET器件行為進行建模。MOSFET中的HCI和NBTI效應(yīng)都會對器件的主要I-V特性參數(shù)產(chǎn)和程度不同的影響。
3）在電路長時工作條件下，對器件柵氧層退化進行仿真。正常的電路中器件一般都是處在AC應(yīng)力條件下，要對電路的可靠性進行準確的評價，必須先要能夠?qū)C應(yīng)力下MOSFET長時間工作后的器件性能進行評價。
4）評價處于失效應(yīng)力作用下的整體電路的性能。
電路可靠性研究的一個重要部分集中在器件級設(shè)計[10]，其包括：對失效機制更好的理解和建模；圓片級測試結(jié)構(gòu)的革新以改善可靠性控制；阻止器件退化的結(jié)構(gòu)的研究。其中，器件退化對電路性能的影響受到了更多的關(guān)注。在設(shè)計階段預(yù)測電路可靠性的方法有著非常大的價值。隨著可靠性仿真技術(shù)的逐漸成熟，芯片的可靠性設(shè)計概念被提上了日程。對最終的電路可靠性評價在IC設(shè)計階段完成，大大降低了芯片設(shè)計風(fēng)險。圖3為晶體管級電路的結(jié)構(gòu)。
圖3晶體管級電路結(jié)構(gòu)圖
從以上可知，可以從不同層面來對VLSI電路進行可靠性評估，不同層面的可靠性評估有其不同的優(yōu)勢與不足。較低層次的可靠性分析通常比較準確，但是其功耗和時間開銷大，只能對中小型電路進行分析。高層次的可靠性分析由于遠離物理實現(xiàn)，準確性低，但是可處理性好。根據(jù)作者的研究認為，兼顧準確性和可處理性是對可靠性研究的突破點，這就要將電路的不同層次間相互映射，以盡可能貼近電路的真實行為。從而在電路的設(shè)計階段就能夠比較準確地估計其可靠性，盡早調(diào)整改進，避免出現(xiàn)因結(jié)構(gòu)設(shè)計上的不足而導(dǎo)致的芯片缺陷，從而提高芯片的可靠性和成品率，縮短芯片的設(shè)計和生產(chǎn)周期。
2結(jié)論
由IBM、Sony、Motorola等多家知名半導(dǎo)體公司最新研究進展表明，可靠性問題始終伴隨著半導(dǎo)體器件與大規(guī)模集成電路的發(fā)展和應(yīng)用，隨著集成電路技術(shù)的發(fā)展，VLSI電路的可靠性問題變得越來越突出。加強對半導(dǎo)體器件與集成電路的可靠性分析、模擬、評估和改進已經(jīng)成為超大規(guī)模集成電路發(fā)展中的重要課題。目前VLSI電路的可靠性研究得到廣泛的關(guān)注，對越來越多的失效模式和機理進行了研究，并且從理論和實踐上不斷提出了改進方法，這些研究成果為可靠性增長提供了評價標(biāo)準與依據(jù)。
參考文獻:
[1]徐拾義.可信計算系統(tǒng)設(shè)計和分析[M].北京:清華大學(xué)出版社,2006.
[2]王真,江建慧.基于概率轉(zhuǎn)移矩陣的串行電路可靠度計算方法[J].電子學(xué)報.2009,37(2):241-247.
[3]肖杰,梁家榮.具有失效結(jié)點和鏈路的E-2DMesh網(wǎng)絡(luò)可靠性研究[J].計算機應(yīng)用研究，2009,23(3):201-204.
[4] Yi Zhigang, Min Yinghua, Li Xiaowei, et al. A Novel RT-Level Behavioral Description Based ATPG Method [J]. Journal of Computer Sci? ence and Technology, 2003, 18(3): 308-317.
[5] Corno F, Prinettp P, Reorda M S. Testability Analysis and ATPG on Behavioral RT-level VHDL[C]. Proceeding of International Test Con? ference, Washington, 1997: 753-759.
[6] Fallah F, Devadas S, Keutzer K. OCCOM-efficient Computation of Observability-based Code Coverage Metrics for Functional Verifica? tion [J]. Computer-aided Design of Integrated Circuits and Systems, 2001, 20(8): 1003-1015.
[7] Kim J S, Nicopoulos C, Vijakrishnan N, et al. A probabilistic model for soft-error rate estimation in combinational logic[A]. In: Proc. of the 1st Int`l Workshop on Probabilistic Analysis Techniques for Real Time and Embedded Systems[C]. Italy, Elsevier Science, June 2004, pp. 25-31.
中圖分類號：TP752 文獻標(biāo)識碼：A 文章編號：1007-9416（2015）09-0000-00
隨著半導(dǎo)體工業(yè)的發(fā)展和工藝的深入，VLSI（超大規(guī)模集成電路）設(shè)計正迅速地向著規(guī)模越來越大，工作頻率越來越高方向發(fā)展。顯而易見，規(guī)模的增大和頻率的提高勢必將產(chǎn)生更大芯片的功耗，這對芯片封裝，冷卻以及可靠性都將提出更高要求和挑戰(zhàn)，增加更多的成本來維護這些由功耗所引起的問題。而在便攜式設(shè)備領(lǐng)域，如智能手機、手提電腦等現(xiàn)在智能生活的必需品對芯片功耗的要求更為嚴格和迫切。
由于時鐘樹工作在高頻狀態(tài)，隨著芯片規(guī)模增大，時鐘樹規(guī)模也迅速增大，通過集成clock gating電路降低時鐘樹功耗是目前時序數(shù)字電路系統(tǒng)設(shè)計時節(jié)省功耗最有效的處理方法。
Clock gating的集成可以在RTL設(shè)計階段實現(xiàn)，也可以在綜合階段用工具進行自動插入。由于利用綜合工具在RTL轉(zhuǎn)換成門級網(wǎng)表時自動插入clock gating的方法簡單高效，對RTL無需進行改動，是目前廣為采用的clock gating 集成方法。
本文將詳細介紹clock gating的基本原理以及適用的各種clock gating策略，在實際設(shè)計中，應(yīng)根據(jù)設(shè)計的特點來選擇合適的clock gating，從而實現(xiàn)面積和功耗的優(yōu)化。
綜合工具在對design自動插入clock gating是需要滿足一定條件的：寄存器組（register bank）使用相同的clock信號以及相同的同步使能信號，這里所說的同步使能信號包括同步set/reset或者同步load enable等。圖1即為沒有應(yīng)用clock gating技術(shù)的一組register bank門級電路，這組register bank有相同的CLK作為clock信號，EN作為同步使能信號，當(dāng)EN為0時，register的輸出通過選擇器反饋給其輸入端保持數(shù)據(jù)有效，只有當(dāng)EN為1時，register才會輸入新的DATA IN?？梢钥闯?，即使在EN為0時，register bank的數(shù)據(jù)處于保持狀態(tài)，但由于clk一直存在，clk tree上的buffer以及register一直在耗電，同時選擇電路也會產(chǎn)生功耗。
綜合工具如果使用clock gating 技術(shù)，那么對應(yīng)的RTL綜合所得的門級網(wǎng)表電路將如圖2所示。圖中增加了由LATCH和AND所組成的clock gating cell，LATCH的LD輸入端為register bank的使能信號，LG端（即為LATCH的時鐘電平端）為CLK的反，LATCH的輸出ENL和CLK信號相與（ENCLK）作為register bank的時鐘信號。如果使能信號EN為高電平，當(dāng)CLK為低時，LATCH將輸出EN的高電平，并在CLK為高時，鎖定高電平輸出，得到ENCLK，顯然ENCLK的toggle rate要低于CLK，register bank只在ENCLK的上升沿進行新的數(shù)據(jù)輸出，在其他時候保持原先的DATA OUT。
從電路結(jié)構(gòu)進行對比，對于一組register bank（n個register cell）而言只需增加一個clock gating cell，可以減少n個二路選擇器，節(jié)省了面積和功耗。從時序分析而言，插入clock gating cell之后的register bank ENCLK的toggle rate明顯減少，同時LATCH cell的引入抑制了EN信號對register bank的干擾，防止誤觸發(fā)。所以從面積/功耗/噪聲干擾方面而言，clock gating技術(shù)都具有明顯優(yōu)勢。
對于日益復(fù)雜的時序集成電路，可以根據(jù)design的結(jié)構(gòu)特點，以前面所述的基本clock gating 技術(shù)為基礎(chǔ)實現(xiàn)多種復(fù)雜有效的clock gating 技術(shù)，包括模塊級別（module level）clock gating，增強型（enhanced）clock gating以及多級型和層次型clock gating技術(shù)。模塊級別的clock gating技術(shù)是在design中搜尋具備clock gating條件的各個模塊，當(dāng)模塊有同步控制使能信號和共同CLK時，將這些模塊分別進行clock gating，而模塊內(nèi)部的register bank仍可以再進行獨立的clock gating，也就是說模塊級別clock gating技術(shù)是可以和基本的register bank clock gating同時使用。如果register bank只有2bit的register，常規(guī)基本的clock gating技術(shù)是不適用的，增強型和多級型clock gating都是通過提取各組register bank的共同使能信號，而每組register bank有各自的使能信號來實現(xiàn)降低toggle rate。而層次型clock gating技術(shù)是在不同模塊間搜尋具備可以clock gating的register ，也即提取不同模塊之間的共同使能信號和相關(guān)的CLK。
圖1沒有clock gating的register bank實現(xiàn)電路 圖2 基于latch的clock gating 電路
綜上所述，clock gating技術(shù)在超大規(guī)模集成電路的運用可以明顯改善寄存器時鐘的toggle rate 和減少芯片面積，從而實現(xiàn)芯片功耗和成本的降低。實際設(shè)計過程中，需要根據(jù)芯片電路的結(jié)構(gòu)特點來選擇，針對不同的電路結(jié)果選擇合適的clock gating技術(shù)會實現(xiàn)不同效果。
參考文獻
[1]L.Benini. P.Siegel， G.De Micheli “Automated synthesis of gated clocks for power reduction in Sequential circuits”， IEEE design and Test， winter 1994 pp.32-41.
本書共有17 章，分成5個部分：第1部分 基礎(chǔ)，含第1-2章：1.緒論；2.統(tǒng)計分析基礎(chǔ)。第2部分 統(tǒng)計全芯片功率分析，含第3-7章：3.傳統(tǒng)的統(tǒng)計漏功率分析方法；4.使用譜隨機方法的隨機漏功率分析；5.利用基于虛網(wǎng)格建模的線性統(tǒng)計漏泄分析；6.統(tǒng)計動態(tài)功率估算技術(shù)；7.統(tǒng)計總功率估算技術(shù)。第3部分 變化單片功率發(fā)送網(wǎng)絡(luò)分析，含第8-10章：8.考慮到對數(shù)-正態(tài)漏電流變化的統(tǒng)計功率網(wǎng)格分析；9.利用隨機廣義克雷洛夫子空間方法的統(tǒng)計功率網(wǎng)格分析；10.利用變化子空間方法的統(tǒng)計功率網(wǎng)格分析。第4部分 統(tǒng)計互連建模與析取，含第11-13章：11.統(tǒng)計電容建模與析??；12.變化電容的增量析取；13.統(tǒng)計電感建模與析取。第5部分 統(tǒng)計模擬及輸出分析和優(yōu)化技術(shù)，含第14-17章：14.變化線性化模擬電路的性能限制分析；15.隨機模擬失配分析；16.統(tǒng)計輸出分析及優(yōu)化；17.用于輸出優(yōu)化的電壓分級技術(shù)。
本書可供微電子學(xué)專業(yè)的研究人員、研究生、工程師閱讀借鑒。
胡光華，高級軟件工程師
(一)教材的特點
《電子信息專業(yè)英語》是一本專業(yè)英語教材，與基礎(chǔ)英語相比，它的專業(yè)針對性更強。課文中專業(yè)術(shù)語使用的比較多，其中所使用的句子也多具有科技英語文章中旬子的特點――句子長而且結(jié)構(gòu)復(fù)雜。因此，與基礎(chǔ)英語的聽說讀寫四項技能并重相比，本專業(yè)英語更側(cè)重于學(xué)生將英語與自己所學(xué)的專業(yè)相結(jié)合的閱讀能力的培養(yǎng)。本課的內(nèi)容是對集成電路的概述，而集成電路學(xué)生在專業(yè)課上已經(jīng)進行了專業(yè)的學(xué)習(xí)，對課文所要講的內(nèi)容已經(jīng)不再陌生，這就為本課能夠在本專業(yè)的學(xué)生中順利展開奠定了基礎(chǔ)。
(二)教學(xué)目標(biāo)
根據(jù)教材的特點并結(jié)合前幾課所學(xué)的內(nèi)容，我把本課的教學(xué)目標(biāo)確立如下，
知識目標(biāo)：
①能準確識記以下單詞、詞組及縮寫：integrated circuit(集成電路)，diode(二極管)，cutaway view(刮面圖)，circuit chip(電路芯片)，IC(集成電路)，SSI(小規(guī)模集成電路)，MSI(中規(guī)模集成電路)，LSI(大規(guī)模集成電路)，VLSI(超大規(guī)模集成電路)
②能認讀文中出現(xiàn)的其它專業(yè)用語的英文形式。
技能目標(biāo)：
①能根據(jù)文中的描述結(jié)合本專業(yè)知識，準確理解并譯出圖7-1中標(biāo)注的幾個部件的名稱。
②結(jié)合課后所列生詞，能理解并譯出課文大意。
③用已學(xué)的英標(biāo)結(jié)合學(xué)過的單詞，能準確拼讀新單詞。
(三)情感目標(biāo)
①讓學(xué)生通過學(xué)習(xí)體會到專業(yè)英語并非想象中的那么難學(xué)。
②讓學(xué)生感受到英語作為一種語言工具，它可以將人們的視野和思維帶入另一片天地，從而激發(fā)學(xué)習(xí)英語的積極性。
(四)教學(xué)重難點
重點：準確拼讀并識記課文后所列的單詞和課文中出現(xiàn)的縮寫詞。
難點：理解并翻譯課文內(nèi)容。
二、教學(xué)策略
古語說“難者不會，會者不難”。作為英語教師我所做的工作就是將學(xué)生教會，讓原本學(xué)生感覺很難的課本知識通過學(xué)生自己的學(xué)習(xí)體會到其實沒有那么難，從而激發(fā)學(xué)生的學(xué)習(xí)成就感和喜悅感。本課將以課文為載體，以學(xué)生為學(xué)習(xí)活動的主體，以舊帶新，不斷滾動知識點，用聽、說、讀、譯的方法來不斷重復(fù)，但因為每次重復(fù)時任務(wù)不同，學(xué)生在重復(fù)的過程中，對知識點會越來越熟悉，而且每次重復(fù)都會有不同的收獲。
三、教學(xué)程序
我將從熱身、導(dǎo)入、呈現(xiàn)、操練、鞏固、總結(jié)、作業(yè)設(shè)計7個部分來闡述我的教學(xué)設(shè)計。
Stepl Warmingup：Words
寫出5個前幾課中學(xué)習(xí)過而本課又出現(xiàn)了，但是學(xué)生很可能會忘記的單詞和詞組：circuit component(電路元件)， single cell(單個電池)，diode(二極管)， resistor(電阻)，capacitor(電容)。要求學(xué)生一起認讀，并根據(jù)回憶或前面課文的幫助口頭說出其漢語意思，教師把中文標(biāo)注在黑板上。然后學(xué)生再次認讀。這個過程既幫助學(xué)生復(fù)習(xí)了已學(xué)詞匯，又掃除了即將學(xué)習(xí)的課文中部分單詞障礙。
step2 Leading in：Words string
以剛出現(xiàn)的單詞circuit(電路)展開，引導(dǎo)學(xué)生回憶專業(yè)課上所學(xué)過的電路，結(jié)合前幾課中學(xué)過的相關(guān)詞匯，總結(jié)如下：closed circuit(閉合電路)，electric circuit(電子電路)， real-life circuit(真實電路)，all branches of the circuit(各支路)，parallel circuit(并聯(lián)電路)，series circuit(串聯(lián)電路)。從而引出今天的課題Integrated Circuit(課成電路)。
Step3 Presentation and practice
(一)學(xué)習(xí)生詞
學(xué)生用已學(xué)的英標(biāo)知識嘗試自己拼讀。
(1)教師逐個檢查并示范。對學(xué)生讀錯或不會讀的重點多次示范，并要求學(xué)生跟讀。
(2)教師示范，學(xué)生跟讀。這是要求學(xué)生對單詞的正確讀音進行鞏固。
(3)學(xué)生再次自讀單詞，要求只看單詞不看英標(biāo)。學(xué)生自測。
(4)學(xué)生初讀課文用紅筆把剛剛讀過的單詞在課文中找到并做下劃線。
(5)教師再次逐個示范單個單詞的讀音，并對重點單詞做相關(guān)的拓展和延伸。如：
integrated a――integral a，完整的
――integration n，集成，整合
IC
mondithic a.單片的，單塊的其中的mono作為前綴意思為“一的，單一的”
bipolar a.雙極性的其中的bi作為前綴意思為“二，雙，兩”
由此引導(dǎo)學(xué)生思考有沒有表示“三”的前綴，(triangle中的tri意思即為三，angle意為角，角度)。
(6)讓學(xué)生不看英標(biāo)和漢語釋義再次讀出單詞，并自測其漢語意思的識記。
(二)學(xué)習(xí)課文
(1)學(xué)生利用前面復(fù)習(xí)過的和剛學(xué)習(xí)的單詞再讀課文，找出其不懂的單詞和句子。
(2)教師帶領(lǐng)全體學(xué)生一起找出學(xué)生不認識的其它生詞，讓學(xué)生在書上標(biāo)示出漢語，并逐句引導(dǎo)學(xué)生把每句話的意思竄起來。課文第一段的第一和第二句話及文中出現(xiàn)的單詞、詞組及縮寫：integratedcircuit(集成電路)，diode(二極管)，cutaway view(剖面圖)，circuit chip(電路芯片)，IC(集成電路)，SSI(小規(guī)模集成電路)，MSI(中規(guī)模集成電路)，LSI(大規(guī)模集成電路)，VLSI(超大規(guī)模集成電路)作重點講解：
第一句：A monolithic integrated circuit(IC)is an electronic circuitthat is constructed entirely 0n a single small chip ofsilicon，
這句話中的定語從句that is constructed entirely on a single small chipofsilicon起修飾限定作用，用來修飾that前面的electric circuit，
第二句：All the components that make up the circuit--transistors，diodes,resistors，and capacitors-are an integral part ofthat single chip，
句中thatmakeupthe circuit是定語從句，修飾components；破折號起解釋說明作用。
(3)教師領(lǐng)讀，學(xué)生跟讀課文。這個環(huán)節(jié)的作用一是鞏固所學(xué)的單詞的讀音，同時學(xué)生可自測單詞的意思有沒有記住；二是教會 學(xué)生朗讀時正確進行斷句。這個過程重復(fù)兩遍。
(4)學(xué)生自讀課文，鞏固單詞的讀音并正確進行斷句。
(5)教師引導(dǎo)學(xué)生看圖7-1，并要求學(xué)生用所學(xué)的專業(yè)用語翻譯出圖中所示的各部件的名稱和圖下的說明。這一步驟的作用是讓學(xué)生更加形象地將英語與專業(yè)結(jié)合，并逐漸熟悉用英語來對部件進行說明。
Step4 Consolidation
(1)學(xué)生四人一小組每人讀一個句子，讀完以后互相翻譯對方所讀的內(nèi)容，然后教師從每個小組中隨機抽查一人來朗讀并翻譯課文的句子。這一步驟的作用是讓學(xué)生經(jīng)過充分的準備和練習(xí)后，展示自己對本課的總體掌握程度。因為學(xué)生是從每個單詞開始熟悉句子，最后能夠順利暢讀課文并明白每句話的意思，所以當(dāng)學(xué)生在展示自己時會油然而生出學(xué)習(xí)的成就感和喜悅感。這也是我每節(jié)課都希望學(xué)生能夠收獲的一種心情。
(2)學(xué)生口頭翻譯以下單詞、詞組及縮寫：integrated circuit，diode，cutawayview，circuit chip，IC，SSI，M S I，LSI，V L S I。再次強化本課要求學(xué)生要掌握的重點。
Step5 Summarization
引導(dǎo)學(xué)生總結(jié)課文大意，讓學(xué)生在細讀課文的基礎(chǔ)上學(xué)會粗讀。
Step6 Homework
為了進一步鞏固并強化本節(jié)課的重點，我將作業(yè)設(shè)計如下：寫出并朗讀下列漢語的英文形式
集成電路晶體管二極管單芯片剖面圖電路芯片小規(guī)模集成電路中規(guī)模集成電路大規(guī)模集成電路超大規(guī)模集成電路
四、板書設(shè)計
根據(jù)教學(xué)過程的需要，我將板書設(shè)計如下：
circuit component(電路元件) integrated circuit(IC)
single cell(單個電池) cutaway view
diode(二極管) circuit chip
resistor(電阻) SSI
capacitor(電容) MSI
LSI
中圖分類號：TN407 文獻標(biāo)識碼：A 文章編號：1007-9416（2013）08-0208-01
1 集成電路的特點及分類
集成電路時在一塊極小的硅單晶片上，利用半導(dǎo)體工藝制作上許多晶體二極管、三極管、電阻、電容等元件，并連接成能完成特定電子技術(shù)功能的電子線路。從外觀上看，它已成為一個不可分割的完整的電子器件。
集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優(yōu)點，同時成本低，便于大規(guī)模生產(chǎn)。它不僅在工、民用電子設(shè)備如收錄機、電視機、計算機等方面得到廣泛的應(yīng)用，同時在軍事、通訊、遙控等方面也得到廣泛的應(yīng)用。用集成電路來裝配電子設(shè)備，其裝配密度比晶體管可提高幾十倍至幾千倍，設(shè)備的穩(wěn)定工作時間也可大大提高。
集成電路按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路、數(shù)字集成電路和數(shù)/?；旌霞呻娐啡箢?。
集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、超大規(guī)模集成電路、特大規(guī)模集成電路和巨大規(guī)模集成電路。
2 集成電路的檢測
集成電路常用的檢測方法有在線測量法和非在線測量法（裸式測量法）。
在線測量法是通過萬用表檢測集成電路在路（在電路中）直流電阻，對地交、直流電壓及工作電流是否正常，以判斷該集成電路是否損壞。這種方法是檢測集成電路最常用和實用的方法。
非在線測量法是在集成電路未接人電路時，用萬用表測量接地引腳與集成電路各引腳之間對應(yīng)的正、反向直流電阻值，然后將測量數(shù)值與已知的同型號正常集成電路各引腳的直流電阻值相比較，來確定它是否正常。非在線測量法測量一般把紅表筆接地、黑表筆測量定義為正向電阻測量；把黑表筆接地、紅表筆測量定義為反向電阻測量，選用的是指針式萬用表，這也是行業(yè)中的俗定。下面介紹幾種常用的檢測方法。
2.1 直流電阻檢測法
直流電阻檢測法適用于非在線集成電路的測試。直流電阻檢測法是一種用萬用表直接測量元件和集成電路各引腳之間的正、反向直流電阻值，并將測量數(shù)據(jù)與正常數(shù)據(jù)相比較，來判斷是否有故障的一種方法。
直流電阻測試法實際上是一個元器件的質(zhì)量比較法。首先用萬用表的歐姆檔測試質(zhì)量完好的單個集成電路各引腳對其接地端的阻值并做好記錄，然后測試待測單個集成電路各引腳對其接地端的阻值，將測試結(jié)果進行比較，來判斷被測集成電路的好壞。
當(dāng)集成電路工作失效后，各引腳電阻值會發(fā)生變化，如阻值變大或者變小等。“鼎足檢測法”要查出這些變化，根據(jù)這些變化判斷故障部位，具體方法如下。
（1）通過查找相關(guān)資料，找出集成電路各引腳對地電阻值。
（2）將萬用表置于相應(yīng)的歐姆檔，測量待測集成電路每個引腳與接地引腳之間的阻值，并與標(biāo)準阻值進行比較。當(dāng)所測對地電阻值與標(biāo)準阻值基本相符時表示被測集成電路正常；如果出現(xiàn)某引腳或全部引腳對地電阻值與標(biāo)準阻值相差太大時，即可認為被測集成電路已經(jīng)損壞。
在路測量時，測量直流電阻之前要先斷開電源，以免測試時損壞萬用表。
2.2 總電流測量法
該法是通過檢測集成電路電源進線的總電流，來判斷集成電路好壞的一種方法。由于被測集成電路內(nèi)部絕大多數(shù)為直接耦合，所以當(dāng)被測集成電路出現(xiàn)損壞時（如某一個PN結(jié)擊穿或開路），會引起后級飽和與截止，使總電流發(fā)生變化。所以通過測量總電流的方法可以判斷集成電路的好壞。也可測量電源通路中電阻的電壓降，用歐姆定律計算出總電流。
2.3 對地交、直流電壓測量法
這是一種在通電情況下，用萬用表直流電壓擋對直流供電電壓、元件的工作電壓進行測量，檢測集成電路各引腳對地直流電壓值，并與正常值相比較，進而壓縮故障范圍，找出損壞元件的測量方法。
對于輸出交流信號的輸出端，此時不能用直流電壓法來判斷，要用交流電壓法來判斷。檢測交流電壓時要把萬用表置于“交流檔”，然后檢測該腳對電路“地”的交流電壓。如果電壓異常，則可斷開引腳連線，測量接線端電壓，以判斷電壓變化是由元件引起的，還是由集成電路引起的。
中圖分類號： TN4 文獻標(biāo)識碼： A
隨著科技的迅猛發(fā)展，信息技術(shù)，電子技術(shù)，自動化技術(shù)及計算機技術(shù)日漸融合，成為當(dāng)今社會科技領(lǐng)域的重要支柱技術(shù)，任何領(lǐng)域的研發(fā)工作都與這些技術(shù)緊密聯(lián)系，而他們的相互交叉，相互滲透，也越來越密切。
微電子技術(shù)是現(xiàn)代電子信息技術(shù)的直接基礎(chǔ)，它的發(fā)展有力推動了通信技術(shù)，計算機技術(shù)和網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，成為衡量一個國家科技進步的重要標(biāo)志。美國貝爾研究所的三位科學(xué)家因研制成功第一個結(jié)晶體三極管，獲得1956年諾貝爾物理學(xué)獎。晶體管成為集成電路技術(shù)發(fā)展的基礎(chǔ)，現(xiàn)代微電子技術(shù)就是建立在以集成電路為核心的各種半導(dǎo)體器件基礎(chǔ)上的高新電子技術(shù)。集成電路的生產(chǎn)始于1959年，其特點是體積小、重量輕、可靠性高、工作速度快。衡量微電子技術(shù)進步的標(biāo)志要在三個方面：一是縮小芯片中器件結(jié)構(gòu)的尺寸，即縮小加工線條的寬度；二是增加芯片中所包含的元器件的數(shù)量，即擴大集成規(guī)模；三是開拓有針對性的設(shè)計應(yīng)用。
大規(guī)模集成電路指每一單晶硅片上可以集成制作一千個以上的元器件。集成度在一萬至十萬以上元器件的為超大規(guī)模集成電路。國際上80年代大規(guī)模和超大規(guī)模集成電路光刻標(biāo)準線條寬度為0．7一0．8微米，集成度為108 。90年代的標(biāo)準線條寬度為0．3一0．5微米，集成度為109。集成電路有專用電路(如鐘表、照相機、洗衣機等電路)和通用電路。通用電路中最典型的是存貯器和處理器，應(yīng)用極為廣泛。計算機的換代就取決于這兩項集成電路的集成規(guī)模。
存貯器是具有信息存貯能力的器件。隨著集成電路的發(fā)展，半導(dǎo)體存貯器已大范圍地取代過去使用的磁性存貯器，成為計算機進行數(shù)字運算和信息處理過程中的信息存貯器件。存貯器的大小(或稱容量)常以字節(jié)為單位，字節(jié)則以大寫字母B表示，存貯器芯片的集成度已以百萬位(MB)為單位。目前，實驗室已做出8MB的動態(tài)存貯器芯片。一個漢字占用2個字節(jié)，也就是說，400萬漢字可以放入指甲大小的一塊硅片上。動態(tài)存貯器的集成度以每3年翻兩番的速度發(fā)展。
中央處理器(CPU)是集成電路技術(shù)的另一重要方面，其主要功能是執(zhí)行“指令”進行運算或數(shù)據(jù)處理?，F(xiàn)代計算機的CPU通常由數(shù)十萬到數(shù)百萬晶體管組成。70年代，隨著微電子技術(shù)的發(fā)展，促使一個完整的CPU可以制作在一塊指甲大小的硅片上。度量CPU性能最重要的指標(biāo)是“速度”，即看它每秒鐘能執(zhí)行多少條指令。60年代初，最快的CPU每秒能執(zhí)行100萬條指令（?？s寫成MIPS)。1991年，高檔微處理器的速度已達5000萬一8000萬次?，F(xiàn)在繼續(xù)提高CPU速度的精簡指令系統(tǒng)技術(shù)(即將復(fù)雜指令精減、減少)以及并行運算技術(shù)(同時并行地執(zhí)行若干指令)正在發(fā)展中。在這個領(lǐng)域，美國硅谷的英特爾公司一直處于領(lǐng)先地位。此外，光學(xué)與電子學(xué)的結(jié)合，成為光電子技術(shù)，被稱為尖端中的尖端，為微電子技術(shù)的進一步發(fā)展找到了新的出路。美國《時代》雜志預(yù)測：“21世紀將成為光電子時代?！逼渲饕I(lǐng)有激光技術(shù)、紅外技術(shù)、光纖通信技術(shù)等。
從各國的歷史經(jīng)驗看，在后進國家趕超先進國家、實現(xiàn)工業(yè)化的過程中，一些國家運用政府的力量加快資本的原始積累，促進市場體制的形成，同時保護自己的幼稚工業(yè)，保證潛在比較優(yōu)勢的發(fā)揮，的確顯示了很大的能量。在二戰(zhàn)后的亞洲，這種“市場經(jīng)濟+強有力的政府干預(yù)”的模式（韓國稱之為“政府主導(dǎo)型的市場經(jīng)濟”）被有些經(jīng)濟學(xué)家叫做“亞太模式”。國際經(jīng)濟界普遍認為，采取這種模式是戰(zhàn)后亞太地區(qū)一系列國家和地區(qū)高速成長的關(guān)鍵因素，對中國也有很大的吸引力。日本政府通商產(chǎn)業(yè)省（MITI）在戰(zhàn)后的機械工業(yè)振興運動、電子工業(yè)振興運動、大規(guī)模集成電路攻關(guān)等過程中起了重要的促進作用。被看成“亞太模式”的范例。但是“成也蕭何，敗也蕭何”，這也使日本產(chǎn)業(yè)界后來在數(shù)字技術(shù)的發(fā)展上吃了大敗仗。我們不妨將這兩個突出的事例加以對比：
1微電子技術(shù)的發(fā)展背景
美國工程技術(shù)界在評出20世紀世界最偉大的20項工程技術(shù)成就中第5項——電子技術(shù)時指出：“從真空管到半導(dǎo)體，集成電路已成為當(dāng)代各行各業(yè)智能工作的基石”。微電子技術(shù)發(fā)展已進入系統(tǒng)集成(SOC—SystemOnChip)的時代。集成電路作為最能體現(xiàn)知識經(jīng)濟特征的典型產(chǎn)品之一，已可將各種物理的、化學(xué)的和生物的敏感器(執(zhí)行信息獲取功能)和執(zhí)行器與信息處理系統(tǒng)集成在一起，從而完成從信息獲取、處理、存儲、傳輸?shù)綀?zhí)行的系統(tǒng)功能。這是一個更廣義的系統(tǒng)集成芯片，可以認為這是微電子技術(shù)又一次革命性變革。因而勢必大大地提高人們處理信息和應(yīng)用信息的能力，大大地提高社會信息化的程度。集成電路產(chǎn)業(yè)的產(chǎn)值以年增長率≥15%的速度增長，集成度以年增長率46%的速率持續(xù)發(fā)展，世界上還沒有一個產(chǎn)業(yè)能以這樣的速度持續(xù)地發(fā)展。2001年以集成電路為基礎(chǔ)的電子信息產(chǎn)業(yè)已成為世界第一大產(chǎn)業(yè)。微電子技術(shù)、集成電路無處不在地改變著社會的生產(chǎn)方式和人們的生活方式。我國信息產(chǎn)業(yè)部門準備充分利用經(jīng)濟高速發(fā)展和巨大市場的優(yōu)勢，精心規(guī)劃，重點扶持，力爭通過10年或略長一段時間的努力，使我國成為世界上的微電子強國。為此，未來十年是我國微電子技術(shù)發(fā)展的關(guān)鍵時期。在2010年我國微電子行業(yè)要實現(xiàn)下列四個目標(biāo)：
(1)微電子產(chǎn)業(yè)要成為國民經(jīng)濟發(fā)展新的重要增長點和實現(xiàn)關(guān)鍵技術(shù)的跨越。形成2950億元的產(chǎn)值，占GDP的1.6%、世界市場的4%，國內(nèi)市場的自給率達到30%，并且能夠拉動2萬多億元電子工業(yè)產(chǎn)值。從而形成了500~600億元的純利收入。
(2)國防和國家安全急需的關(guān)鍵集成電路芯片能自行設(shè)計和制造。
(3)建立起能夠良性循環(huán)的集成電路產(chǎn)業(yè)發(fā)展、科學(xué)研究和人才培養(yǎng)體系。
(4)微電子科學(xué)研究和產(chǎn)業(yè)的標(biāo)志性成果達到當(dāng)時的國際先進水平。
在這一背景下，隨著國內(nèi)外資本在微電子產(chǎn)業(yè)的大量投入和社會對微電子產(chǎn)品需求的急驟增加，社會急切地需要大量的微電子專門人才，僅上海市在21世紀的第一個十年，就需要微電子專門人才25萬人左右，而目前尚不足2萬人。也正是在這一背景下，1999年以來，全國高校中新開辦的微電子學(xué)專業(yè)就有數(shù)十個。2002年8月教育部全國電子科學(xué)與技術(shù)專業(yè)教學(xué)指導(dǎo)委員會在貴陽工作會議上公布的統(tǒng)計數(shù)據(jù)表明，相當(dāng)多的高校電子科學(xué)與技術(shù)專業(yè)都下設(shè)了微電子學(xué)方向。微電子技術(shù)人才的培養(yǎng)已成為各高校電子信息人才培養(yǎng)的重點。
2微電子學(xué)專業(yè)實驗室建設(shè)的緊迫性
我國高校微電子學(xué)專業(yè)大部分由半導(dǎo)體器件或半導(dǎo)體器件物理專業(yè)轉(zhuǎn)來，這些專業(yè)的設(shè)立可追溯到20世紀50年代后期。辦學(xué)歷史雖長，但由于多年來財力投入嚴重不足，而微電子技術(shù)發(fā)展迅速，國內(nèi)大陸地區(qū)除極個別學(xué)校外，其實驗教學(xué)條件很難滿足要求。高校微電子專業(yè)實驗室普遍落后的狀況，已成為制約培養(yǎng)合格微電子專業(yè)人才的瓶頸。
四川大學(xué)微電子學(xué)專業(yè)的發(fā)展同國內(nèi)其它院校一樣走過了一條曲折的道路。1958年設(shè)立半導(dǎo)體物理方向(專門組)，在其后的40年中，專業(yè)名稱幾經(jīng)變遷，于1998年調(diào)整為微電子學(xué)。由于社會需求強勁，1999年微電子學(xué)專業(yè)擴大招生數(shù)達90多人，是以往招生人數(shù)的2倍。當(dāng)時，我校微電子學(xué)專業(yè)的辦學(xué)條件與微電子學(xué)學(xué)科發(fā)展的要求形成了強烈反差：實驗室設(shè)施陳舊、容量小，教學(xué)大綱中必需的集成電路設(shè)計課程和相應(yīng)實驗幾乎是空白；按照新的教學(xué)計劃，實施新課程和實驗的時間緊迫，基本設(shè)施嚴重不足；教師結(jié)構(gòu)不合理，專業(yè)課程師資缺乏。
在關(guān)系到微電子學(xué)專業(yè)能否繼續(xù)生存的關(guān)鍵時期，學(xué)校組織專家經(jīng)過反復(fù)調(diào)研、論證，及時在全校啟動了“523實驗室建設(shè)工程”。該工程計劃在3~5年時間內(nèi)，籌集2~3億資金，集中力量創(chuàng)建5個適應(yīng)多學(xué)科培養(yǎng)創(chuàng)新人才的綜合實驗基地；重點建設(shè)20個左右基礎(chǔ)(含專業(yè)及技術(shù)基礎(chǔ))實驗中心(室)；調(diào)整組合、合理配置、重點改造建設(shè)30個左右具有特色的專業(yè)實驗室。“523實驗室建設(shè)工程”的啟動，是四川大學(xué)面向21世紀實驗教學(xué)改革和實驗室建設(shè)方面的一個重要跨越。學(xué)校將微電子學(xué)專業(yè)實驗室的建設(shè)列入了“523實驗室建設(shè)工程”首批重點支持項目，2000年12月開始分期撥款275萬元，開始了微電子學(xué)專業(yè)實驗室的建設(shè)。怎樣將有限的資金用好，建設(shè)一個既符合微電子學(xué)專業(yè)發(fā)展方向，又滿足本科專業(yè)培養(yǎng)目標(biāo)要求的微電子學(xué)專業(yè)實驗室成為我們學(xué)科建設(shè)的重點。
3實驗室建設(shè)項目的實施
3.1整體規(guī)劃和目標(biāo)的確立
微電子技術(shù)的發(fā)展要求我們的實驗室建設(shè)規(guī)劃、實驗教改方案、人才培養(yǎng)目標(biāo)必須與其行業(yè)發(fā)展規(guī)劃一致，既要腳踏實地，實事求是，又必須要有前瞻性。尤其要注意國際化人才的培養(yǎng)。微電子的人才培養(yǎng)若不能實現(xiàn)國際化，就不能說我們的人才培養(yǎng)是成功的。
基于這樣的考慮，在調(diào)查研究的基礎(chǔ)上，我們將實驗室建設(shè)整體規(guī)劃和目標(biāo)確定為：建立國內(nèi)一流的由微電子器件平面工藝與器件參數(shù)測試綜合實驗及超大規(guī)模集成電路芯片設(shè)計綜合實驗兩個實驗系列構(gòu)成的微電子學(xué)專業(yè)實驗體系，既滿足微電子學(xué)專業(yè)教學(xué)大綱要求，又適應(yīng)當(dāng)今國際微電子技術(shù)及其教學(xué)發(fā)展需求的多功能的、開放性的微電子教學(xué)實驗基地。我們的目標(biāo)是：
(1)建立有特色的教學(xué)體系——微電子工藝與設(shè)計并舉，強化理論基礎(chǔ)、強化綜合素質(zhì)、強化能力培養(yǎng)。
(2)保證寬口徑的同時，培養(yǎng)專業(yè)技能。
(3)建立開放型實驗室，適應(yīng)跨學(xué)科人才的培養(yǎng)。
(4)在全國微電子學(xué)專業(yè)的教學(xué)中具有一定的先進性。
實踐中我們認識到，要實現(xiàn)以上目標(biāo)、完成實驗室建設(shè)，必須以教學(xué)體系改革、教材建設(shè)為主線開展工作。
3.2重組實驗教學(xué)課程體系，培養(yǎng)學(xué)生的創(chuàng)新能力和現(xiàn)代工業(yè)意識
實驗課程體系建設(shè)的總體思路是培養(yǎng)創(chuàng)造性人才。實驗的設(shè)置要讓學(xué)生成為實驗的主角和與專業(yè)基礎(chǔ)理論學(xué)習(xí)相聯(lián)系的主動者，能激發(fā)學(xué)生的創(chuàng)造性，有專業(yè)知識縱向和橫向自主擴展和創(chuàng)新的余地。因此該實驗體系將是開放式的、有層次的和與基礎(chǔ)課及專業(yè)基礎(chǔ)課密切配合的。實驗教學(xué)的主要內(nèi)容包括必修、選修和自擬項目。我們反復(fù)認真研究了教育部制定的本科微電子學(xué)專業(yè)培養(yǎng)大綱及國際上對微電子學(xué)教學(xué)提出的最新基本要求。根據(jù)專業(yè)的特點，充分考慮目前國內(nèi)大力發(fā)展集成電路生產(chǎn)線(新建線十條左右)和已成立近百家集成電路設(shè)計公司對人才的強烈需求，為新的微電子專業(yè)教學(xué)制定出由以下兩個實驗系列構(gòu)成的微電子學(xué)專業(yè)實驗體系。
(1)微電子器件平面工藝與器件參數(shù)測試綜合實驗。
這是微電子學(xué)教學(xué)的重要基礎(chǔ)內(nèi)容，也是我校微電子學(xué)教學(xué)中具有特色的實驗課程。這一實驗系列將使學(xué)生了解和初步掌握微電子器件的主要基本工藝，工藝參數(shù)的控制方法和工藝質(zhì)量控制的主要檢測及分析方法，深刻地了解成品率在微電子產(chǎn)品生產(chǎn)中的重要性。同時，半導(dǎo)體材料特性參數(shù)的測試分析系列實驗是配合“半導(dǎo)體物理”和“半導(dǎo)體材料”課程而設(shè)置的基本實驗，通過整合，實時地與器件工藝實驗配合，雖增加了實驗教學(xué)難度，卻使學(xué)生身臨其境直觀地掌握了工藝對參數(shù)的影響、參數(shù)反饋對工藝的調(diào)整控制、了解半導(dǎo)體重要參數(shù)的測試方法并加深對其相關(guān)物理內(nèi)涵的深刻理解。這樣的綜合實驗，對于學(xué)生深刻樹立產(chǎn)品成品率，可靠性和生產(chǎn)成本這一現(xiàn)代工業(yè)的重要意識是必不可少的。
(2)超大規(guī)模集成電路芯片設(shè)計綜合實驗。
這是微電子學(xué)教學(xué)的重點基礎(chǔ)之一。教學(xué)目的是掌握超大規(guī)模集成電路系統(tǒng)設(shè)計的基本原理和規(guī)則，初步掌握先進的超大規(guī)模集成電路設(shè)計工具。該系列的必修基礎(chǔ)實驗共80學(xué)時，與之配套的講授課程為“超大規(guī)模集成電路設(shè)計基礎(chǔ)”。除此而外，超大規(guī)模集成電路測試分析和系統(tǒng)開發(fā)實驗不僅是與“超大規(guī)模集成電路原理”和“電路系統(tǒng)”課程套配，使學(xué)生更深刻的理解和掌握集成電路的特性；同時也是與前一系列實驗配合使學(xué)生具備自擬項目和獨立創(chuàng)新的理論及實驗基礎(chǔ)。
3.3優(yōu)化設(shè)施配置，爭取項目最佳成效
由于項目實施的時間緊迫、資金有限。我們非常謹慎地對待每一項實施步驟。力圖實現(xiàn)設(shè)施的優(yōu)化配置，使項目產(chǎn)生最佳效益。最終較好地完成了集成電路設(shè)計實驗體系和器件平面工藝實驗體系的實施。具體內(nèi)容包括：
(1)集成電路設(shè)計實驗體系。集成電路設(shè)計實驗室機房的建立——購買CADENCE系統(tǒng)軟件(IC設(shè)計軟件)、ZENILE集成電路設(shè)計軟件；集成電路設(shè)計實驗課程體系由EDA課程及實驗、FPGA課程及實驗、PSPICE電路模擬及實驗、VHDL課程及實驗、ASIC課程及實驗、IC設(shè)計課程及實驗等組成。
(2)器件平面工藝實驗體系和相關(guān)參數(shù)測試分析實驗。結(jié)合原有設(shè)備新購并完善平面工藝實驗系統(tǒng)，包括：硼擴、磷擴、氧化、清洗、光刻、金屬化等；與平面工藝同步的平面工藝參數(shù)測試，包括：方塊電阻、C-V測試(高頻和準靜態(tài))、I-V測試、Hall測試、膜厚測試(ELLIPSOMETRY)及其它器件參數(shù)測試(實時監(jiān)控了解器件參數(shù)，反饋控制工藝參數(shù))；器件、半導(dǎo)體材料物理測試設(shè)備，如載流子濃度、電阻率、少子壽命等。
(3)與實驗室硬件建設(shè)配套的軟件建設(shè)和環(huán)境建設(shè)。實驗室環(huán)境建設(shè)、實驗室崗位設(shè)置、實驗課程的系統(tǒng)開設(shè)、向相關(guān)學(xué)院及專業(yè)提出已建實驗室開放計劃、制定各項管理制度。
在實驗室的階段建設(shè)中，我們分步實施、邊建邊用、急用優(yōu)先，在建設(shè)期內(nèi)就使實驗室發(fā)揮出了良好的使用效益。
3.4強化管理，實行教師負責(zé)制
新的實驗室必須要有全新的管理模式。新建實驗室和實驗課程的管理將根據(jù)專業(yè)教研室的特點，采取教研室主任和實驗室主任統(tǒng)一協(xié)調(diào)下的教師責(zé)任制。在兩大實驗板塊的基礎(chǔ)上，根據(jù)實驗內(nèi)容的布局進一步分為4類(工藝及測試，物理測試，設(shè)計和集成電路參數(shù)測試，系統(tǒng)開發(fā))進行管理。原則上，實驗設(shè)施的管理及實驗科目的開放由相應(yīng)專業(yè)理論課的教師負責(zé)，在項目的建立階段，將按前述的分工實施責(zé)任制，其責(zé)任的內(nèi)容包括：組織設(shè)備的安裝調(diào)試，設(shè)備使用規(guī)范細則的制定，實驗指導(dǎo)書的編寫等。根據(jù)專業(yè)建設(shè)的規(guī)劃，在微電子實驗室建設(shè)告一段落后，主管責(zé)任教師將逐步由較年青的教師接任。主管責(zé)任教師的責(zé)任包括：設(shè)備的維護和保養(yǎng)，使用規(guī)范和記錄執(zhí)行情況的監(jiān)督，組織對必修和選修科目實驗指導(dǎo)書的更新，組織實驗室開放及輔導(dǎo)教師的安排，完善實驗室開放的實施細則等。
實驗課將是開放式的。結(jié)合基礎(chǔ)實驗室的開放經(jīng)驗和微電子專業(yè)實驗的特點，要求學(xué)生在完成實驗計劃和熟悉了設(shè)備使用規(guī)范細則的條件下，對其全面開放。對非微電子專業(yè)學(xué)生的開放，采取提前申請，統(tǒng)一完成必要的基礎(chǔ)培訓(xùn)后再安排實驗的方式。同時將針對一些專業(yè)的特點編寫與之相適應(yīng)的實驗教材。
4取得初步成果
微電子學(xué)專業(yè)實驗室通過近3年來的建設(shè)運行，實現(xiàn)或超過了預(yù)期建設(shè)目標(biāo)，成效顯著，于2002年成功申報為"；四川省重點建設(shè)實驗室"；。現(xiàn)將取得的初步成果介紹如下：
(1)在微電子實驗室建設(shè)的促進下，為適應(yīng)新條件下的實驗教學(xué)，我們調(diào)整了教材的選用范圍。微電子學(xué)專業(yè)主干課教材立足選用國外、國內(nèi)的優(yōu)秀教材，特別是國外能反映微電子學(xué)發(fā)展現(xiàn)狀及方向的先進教材，我們已組織教師編撰了能反映國際上集成電路發(fā)展現(xiàn)狀的《集成電路原理》，選用了最新出版教材《大規(guī)模集成電路設(shè)計》，并編撰、重寫及使用了《集成電路設(shè)計基礎(chǔ)實驗》、《超大規(guī)模集成電路設(shè)計實驗》、《平面工藝實驗》、《微電子器件原理》、《微電子器件工藝原理》等教材。
在重編實驗教材時，改掉了"；使用說明"；式的教材編寫模式。力圖使實驗教材能配合實驗教學(xué)培養(yǎng)目標(biāo)，啟發(fā)學(xué)生的想象力和創(chuàng)造力，尤其是誘發(fā)學(xué)生的原發(fā)性創(chuàng)新能力乃至創(chuàng)新沖動。
(2)對本科微電子學(xué)的教學(xué)計劃、教學(xué)大綱和教材進行了深入研究和大幅度調(diào)整，并充分考慮了實驗課與理論課的有機結(jié)合。堅持并發(fā)展了我校微電子專業(yè)在器件工藝實驗上的特色和優(yōu)勢，通過對實驗課及其內(nèi)容進行整合更新，使實驗更具綜合性。如將過去的單一平面工藝實驗與測試分析技術(shù)有機的結(jié)合，將原來相互脫節(jié)的芯片工藝、參數(shù)測試、物理測試等有機地整合在一起，以便充分模擬真實芯片工藝流程。使學(xué)生在獨立制造出半導(dǎo)體器件的同時，能對工藝控制進行實時綜合分析。
(3)引入了國際上最通用、最先進的超大規(guī)模集成電路系統(tǒng)設(shè)計教學(xué)軟件(如CADENCE等)，使學(xué)生迅速地掌握超大規(guī)模集成電路設(shè)計的先進基本技術(shù)，激發(fā)其創(chuàng)造性。為了保證這一教學(xué)目的的實現(xiàn)，我們對
專業(yè)的整體教學(xué)計劃做了與之配合的調(diào)整。在第5學(xué)期加強了電子線路系統(tǒng)設(shè)計(如EDA、PSPICE等)的課程和實驗內(nèi)容。在教學(xué)的第4學(xué)年又預(yù)留了足夠的學(xué)時，作為學(xué)生進一步掌握這一工具的選修題目的綜合訓(xùn)練。
(4)所有的實驗根據(jù)專業(yè)基礎(chǔ)課的進度分段對各年級學(xué)生隨時開放。學(xué)生根據(jù)已掌握的專業(yè)理論知識和實驗指導(dǎo)書選擇實驗項目，提出實驗路線。鼓勵學(xué)生對可提供的實驗設(shè)施作自擬的整合，促進學(xué)生對實驗課程的全身心的投入。
在實驗成績的評定上，不簡單地看實驗結(jié)果的正確與否，同時注重實驗方案的合理性和創(chuàng)造性，注重是否能對實驗現(xiàn)象有較敏銳的觀察、分析和處理能力。
(5)通過送出去的辦法，把教師和實驗人員送到器件公司、設(shè)計公司培訓(xùn)，并積極開展了校內(nèi)、校際間的進修培訓(xùn)。推促教師在專業(yè)基礎(chǔ)和實驗兩方面交叉教學(xué)，提高了教師隊伍的綜合素質(zhì)。
(6)將集成電路設(shè)計實驗室建設(shè)成為電子信息類本科生的生產(chǎn)實習(xí)基地，為此，我們參加了中芯國際等公司的多項目晶圓計劃。
加入了國內(nèi)外EDA公司的大學(xué)計劃，以利于實驗室建設(shè)發(fā)展和提高教學(xué)質(zhì)量，如華大公司支持微電子實驗室建設(shè)，贈送人民幣1100萬元軟件(RFIC，SOC等微電子前沿技術(shù))已進入實驗教學(xué)。
微電子技術(shù)的發(fā)展水平已經(jīng)成為衡量一個國家科技進步和綜合國力的重要標(biāo)志之一。因此，學(xué)習(xí)微電子，認識微電子，使用微電子，發(fā)展微電子，是信息社會發(fā)展過程中，當(dāng)代大學(xué)生所渴求的一個重要課程。生活在當(dāng)代的人們，沒有不使用微電子技術(shù)產(chǎn)品的，如人們每天隨身攜帶的手機；工作中使用的筆記本電腦，乘坐公交、地鐵的IC卡，孩子玩的智能電子玩具，在電視上欣賞從衛(wèi)星上發(fā)來的電視節(jié)目等等，這些產(chǎn)品與設(shè)備中都有基本的微電子電路。微電子的本領(lǐng)很大，但你要看到它如何工作卻相當(dāng)難，例如有一個像我們頭腦中起記憶作用的小硅片—它的名字叫存儲器，是電腦的記憶部分，上面有許許多多小單元，它與神經(jīng)細胞類似，這種小單元工作一次所消耗的能源只有神經(jīng)元的六十分之一，再例如你手中的電話，將你的話音從空中發(fā)射出去并將對方說的話送回來告訴你，就是靠一種叫“射頻微電子電路”或叫“微波單片集成電路”進行工作的。它們會將你要表達的信息發(fā)送給對方，甚至是通過通信衛(wèi)星發(fā)送到地球上的任何地方。其傳遞的速度達到300000KM/S，即以光速進行傳送，可實現(xiàn)雙方及時通信?！拔㈦娮印辈皇恰拔⑿偷碾娮印?，其完整的名字應(yīng)該是“微型電子電路”，微電子技術(shù)則是微型電子電路技術(shù)。微電子技術(shù)對我們社會發(fā)展起著重要作用，是使我們的社會高速信息化，并將迅速地把人類帶入高度社會化的社會?！靶畔⒔?jīng)濟”和“信息社會”是伴隨著微電子技術(shù)發(fā)展所必然產(chǎn)生的。
1.2微電子技術(shù)的基礎(chǔ)材料——取之不盡的硅
位于元素周期表第14位的硅是微電子技術(shù)的基礎(chǔ)材料，硅的優(yōu)點是工作溫度高，可達200攝氏度；二是能在高溫下氧化生成二氧化硅薄膜，這種氧化硅薄膜可以用作為雜質(zhì)擴散的掩護膜，從而能使擴散、光刻等工藝結(jié)合起來制成各種結(jié)構(gòu)的電路，而氧化硅層又是一種很好的絕緣體，在集成電路制造中它可以作為電路互聯(lián)的載體。此外，氧化硅膜還是一種很好的保護膜，它能防止器件工作時受周圍環(huán)境影響而導(dǎo)致性能退化。第三個優(yōu)點是受主和施主雜質(zhì)有幾乎相同的擴散系數(shù)。這就為硅器件和電路工藝的制作提供了更大的自由度。硅材料的這些優(yōu)越性能促成了平面工藝的發(fā)展，簡化了工藝程序，降低了制造成本，改善了可靠性，并大大提高了集成度，使超大規(guī)模集成電路得到了迅猛的發(fā)展。
1.3集成電路的發(fā)展過程
20世紀晶體管的發(fā)明是整個微電子發(fā)展史上一個劃時代的突破。從而使得電子學(xué)家們開始考慮晶體管的組合與集成問題，制成了固體電路塊—集成電路。從此，集成電路迅速從小規(guī)模發(fā)展到大規(guī)模和超大規(guī)模集成電路，集成電路的分類方法很多，按領(lǐng)域可分為：通用集成電路和專用集成電路；按電路功能可分為：數(shù)字集成電路、模擬集成電路和數(shù)?；旌霞呻娐?；按器件結(jié)構(gòu)可分為：MOS集成電路、雙極型集成電路和BiIMOS集成電路；按集成電路集成度可分為：小規(guī)模集成電路SSI、中規(guī)模集成電路MSI、大規(guī)模集成電路LSI、超導(dǎo)規(guī)模集成電路VLSI、特大規(guī)模集成電路ULSI和巨大規(guī)模集成電路CSI。隨著微電子技術(shù)的發(fā)展，出現(xiàn)了集成電路(IC)，集成電路是微電子學(xué)的研究對象，其正在向著高集成度、低功耗、高性能、高可靠性的方向發(fā)展。
1.4走進人們生活的微電子
IC卡，是現(xiàn)代微電子技術(shù)的結(jié)晶，是硬件與軟件技術(shù)的高度結(jié)合。存儲IC卡也稱記憶IC卡，它包括有存儲器等微電路芯片而具有數(shù)據(jù)記憶存儲功能。在智能IC卡中必須包括微處理器，它實際上具有微電腦功能，不但具有暫時或永久存儲、讀取、處理數(shù)據(jù)的能力，而且還具備其他邏輯處理能力，還具有一定的對外界環(huán)境響應(yīng)、識別和判斷處理能力。IC卡在人們工作生活中無處不在，廣泛應(yīng)用于金融、商貿(mào)、保健、安全、通信及管理等多種方面，例如：移動電話卡，付費電視卡，公交卡，地鐵卡，電子錢包，識別卡，健康卡，門禁控制卡以及購物卡等等。IC卡幾乎可以替代所有類型的支付工具。隨著IC技術(shù)的成熟，IC卡的芯片已由最初的存儲卡發(fā)展到邏輯加密卡裝有微控制器的各種智能卡。它們的存儲量也愈來愈大，運算功能越來越強，保密性也愈來愈高。在一張卡上賦予身份識別，資料(如電話號碼、主要數(shù)據(jù)、密碼等)存儲，現(xiàn)金支付等功能已非難事，“手持一卡走遍天下”將會成為現(xiàn)實。
2.微電子技術(shù)發(fā)展的新領(lǐng)域
微電子技術(shù)是電子科學(xué)與技術(shù)的二級學(xué)科。電子信息科學(xué)與技術(shù)是當(dāng)代最活躍，滲透力最強的高新技術(shù)。由于集成電路對各個產(chǎn)業(yè)的強烈滲透，使得微電子出現(xiàn)了一些新領(lǐng)域。
2.1微機電系統(tǒng)
MEMS(Micro-Electro-Mechanicalsystems)微機電系統(tǒng)主要由微傳感器、微執(zhí)行器、信號處理電路和控制電路、通信接口和電源等部件組成，主要包括微型傳感器、執(zhí)行器和相應(yīng)的處理電路三部分，它融合多種微細加工技術(shù)，并將微電子技術(shù)和精密機械加工技術(shù)、微電子與機械融為一體的系統(tǒng)。是在現(xiàn)代信息技術(shù)的最新成果的基礎(chǔ)上發(fā)展起來的高科技前沿學(xué)科。當(dāng)前，常用的制作MEMS器件的技術(shù)主要由三種：一種是以日本為代表的利用傳統(tǒng)機械加工手段，即利用大機械制造小機械，再利用小機械制造微機械的方法，可以用于加工一些在特殊場合應(yīng)用的微機械裝置，如微型機器人，微型手術(shù)臺等。第二種是以美國為代表的利用化學(xué)腐蝕或集成電路工藝技術(shù)對硅材料進行加工，形成硅基MEMS器件，它與傳統(tǒng)IC工藝兼容，可以實現(xiàn)微機械和微電子的系統(tǒng)集成，而且適合于批量生產(chǎn)，已成為目前MEMS的主流技術(shù)，第三種是以德國為代表的LIGA(即光刻，電鑄如塑造)技術(shù)，它是利用X射線光刻技術(shù)，通過電鑄成型和塑造形成深層微結(jié)構(gòu)的方法，人們已利用該技術(shù)開發(fā)和制造出了微齒輪、微馬達、微加速度計、微射流計等。MEMS的應(yīng)用領(lǐng)域十分廣泛，在信息技術(shù)，航空航天，科學(xué)儀器和醫(yī)療方面將起到分別采用機械和電子技術(shù)所不能實現(xiàn)的作用。
2.2生物芯片
生物芯片(Biochip)將微電子技術(shù)與生物科學(xué)相結(jié)合的產(chǎn)物，它以生物科學(xué)基礎(chǔ)，利用生物體、生物組織或細胞功能，在固體芯片表面構(gòu)建微分析單元，以實現(xiàn)對化合物、蛋白質(zhì)、核酸、細胞及其他生物組分的正確、快速的檢測。目前已有DNA基因檢測芯片問世。如Santford和Affymetrize公司制作的DNA芯片包含有600余種DNA基本片段。其制作方法是在玻璃片上刻蝕出非常小的溝槽，然后在溝槽中覆蓋一層DNA纖維，不同的DNA纖維圖案分別表示不同的DNA基本片段。采用施加電場等措施可使一些特殊物質(zhì)反映出某些基因的特性從而達到檢測基因的目的。以DNA芯片為代表的生物工程芯片將微電子與生物技術(shù)緊密結(jié)合，采用微電子加工技術(shù)，在指甲大小的硅片上制作包含多達20萬種DNA基本片段的芯片。DNA芯片可在極短的時間內(nèi)檢測或發(fā)現(xiàn)遺傳基因的變化，對遺傳學(xué)研究、疾病診斷、疾病治療和預(yù)防、轉(zhuǎn)基因工程等具有極其重要的作用。生物工程芯片是21世紀微電子領(lǐng)域的一個熱點并且具有廣闊的應(yīng)用前景。
2.3納米電子技術(shù)
在半導(dǎo)體領(lǐng)域中，利用超晶格量子阱材料的特性研制出了新一代電子器件，如：高電子遷移晶體管(HEMT)，異質(zhì)結(jié)雙極晶體管(HBT)，低閾值電流量子激光器等。在半導(dǎo)體超薄層中，主要的量子效應(yīng)有尺寸效應(yīng)、隧道效應(yīng)和干涉效應(yīng)。這三種效應(yīng)，已在研制新器件時得到不同程度的應(yīng)用。(1)在FET中，采用異質(zhì)結(jié)構(gòu)，利用電子的量子限定效應(yīng)，可使施主雜質(zhì)與電子空間分離，從而消除了雜質(zhì)散射，獲得高電子遷移率，這種晶體管，在低場下有高跨度，工作頻率，進入毫米波，有極好的噪聲特性。(2)利用諧振隧道效應(yīng)制成諧振隧道二極管和晶體管。用于邏輯集成電路，不僅可以減小所需晶體管數(shù)目，還有利于實現(xiàn)低功耗和高速化。(3)制成新型光探測器。在量子阱內(nèi)，電子可形成多個能級，利用能級間躍遷，可制成紅外線探測器。利用量子線、量子點結(jié)構(gòu)作激光器的有源區(qū)，比量子阱激光器更加優(yōu)越。在量子遂道中，當(dāng)電子通過隧道結(jié)時，隧道勢壘兩側(cè)的電位差發(fā)生變化，如果勢壘的靜電能量的變化比熱能還大，那么就能對下一個電子隧道結(jié)起阻礙作用?；谶@一原理，可制作放大器件，振蕩器件或存儲器件。量子微結(jié)構(gòu)大體分為微細加工和晶體生長兩大類。
中圖分類號：TP391 文獻標(biāo)識碼：A 文章編號：1007-9416（2013）12-0129-03
1 引言
隨著半導(dǎo)體工藝的迅速發(fā)展，目前絕大部分芯片已經(jīng)采用32nm及以下工藝進行設(shè)計。因此集成電路的集成度也越來越高，集成電路已經(jīng)進入超大規(guī)模集成電路（Very Large Scale Integrated circuits）時代。 超大規(guī)模集成電路20世紀70年代后期出現(xiàn)，其主要用于制造存儲器和微處理機。超大規(guī)模集成電路及其相關(guān)技術(shù)是現(xiàn)代電子信息技術(shù)迅猛發(fā)展的關(guān)鍵因素和核心技術(shù)。超大規(guī)模集成電路的研究水平已經(jīng)成為衡量一個國家技術(shù)和工業(yè)發(fā)展水平高低的重要標(biāo)志，也是世界工業(yè)國家競爭最激烈的一個領(lǐng)域。在VLSI中其集成度一直遵循著“摩爾定律”，即以每18個月翻一番的速度急劇增加，目前一個芯片上集成的電路元件數(shù)早已遠超數(shù)億個。如此迅速的發(fā)展，除了半導(dǎo)體工藝技術(shù)、設(shè)備、原材料等方面的不斷改進之外，設(shè)計技術(shù)的革新也是重要原因之一。這一革新技術(shù)主要表現(xiàn)在全面采用了電子設(shè)計自動化（Electronic Design Automation， EDA）技術(shù)。因為集成電路發(fā)展到現(xiàn)在已經(jīng)十分復(fù)雜，要在幾十平方毫米上硅片上完成線條只有零點幾微米的數(shù)以億計門器件的整個電子系統(tǒng)設(shè)計，依靠手工設(shè)計是完全不可能的，必須借助電子設(shè)計自動化技術(shù)和工具集成電路的發(fā)展對EDA技術(shù)不斷提出新的要求，以滿足日益提高的設(shè)計需求；相應(yīng)地，EDA技術(shù)的發(fā)展又使得集成電路設(shè)計向著更廣（產(chǎn)品種類越來越多）、更快（設(shè)計周期越來越短）、更準（一次成功率越來越高）、更精（設(shè)計尺寸越來越?。?、更強（工藝適應(yīng)性和設(shè)計自動化程度越來越強）的方向發(fā)展一個典型的集成電路設(shè)計流程，幾乎在其中的每個設(shè)計環(huán)節(jié)和整個設(shè)計過程都普遍用到CAD技術(shù)和工具。其中，版圖規(guī)劃是一個極其重要的設(shè)計環(huán)節(jié)，也是最費時的，并且版圖的優(yōu)劣決定了最終芯片的性能。該階段的設(shè)計任務(wù)是根據(jù)邏輯和電路功能要求以及工藝制造的約束條件（如線寬、線寬距等），完成電路中單元的擺放和互連，最終形成設(shè)計的掩膜圖。在版圖規(guī)劃中布圖設(shè)置是很重要的一環(huán)。布圖規(guī)劃算法完成的任務(wù)是在滿足各項電學(xué)和工藝要求的條件下，在給定區(qū)域內(nèi)（或盡可能小的區(qū)域內(nèi)）互不重疊地安置電路中的所有單元，并且盡可能好地滿足單元互連的要求。超大規(guī)模集成電路的布局規(guī)劃作為物理設(shè)計階段的重要組成部分近年來受到了廣泛關(guān)注，其質(zhì)量直接影響后續(xù)布線工作的順利完成，乃至最終影響到電路的性能，隨著布局設(shè)計過程中各種新問題的不斷引入，布局規(guī)劃問題較原先更加復(fù)雜，也越來越難以解決。
2 目前現(xiàn)狀
2.1 布局算法的提出
自動化版圖設(shè)計實際是在有限的區(qū)域內(nèi)，尋找出一個最優(yōu)的擺放結(jié)果，不僅能夠把所有的單元全部放入其中，并且為后續(xù)的布局布線提供最優(yōu)的結(jié)果，使最終的芯片得到最好的性能。其對應(yīng)的數(shù)學(xué)問題為對合法構(gòu)形空間的搜索問題。VLSI物理設(shè)計中的布局、布線等問題是高度復(fù)雜的，且其中很多問題已被證明為NP-Hard問題。NP就是Non-deterministic Polynomial的問題，也即是多項式復(fù)雜程度的非確定性問題。而如果任何一個NP問題都能通過一個多項式時間算法轉(zhuǎn)換為某個NP問題，那么這個NP問題就稱為NP完全問題（Non-deterministic Polynomial complete problem）。經(jīng)過前人的研究，布圖規(guī)劃已經(jīng)被證明為是NP完全問題的數(shù)學(xué)模型。所以，布圖規(guī)劃是一個值得深入的課題。隨著VLSI向深亞微米納米不斷推進，系統(tǒng)規(guī)模不斷擴大，系統(tǒng)目標(biāo)的多樣化，問題空間維數(shù)隨之劇增。傳統(tǒng)的優(yōu)化算法要么面臨計算量爆炸（如窮舉法、線性規(guī)劃等），要么易陷入局部極值，無法接近全局最優(yōu)解（如貪心算法等）。因此對各種新的智能優(yōu)化方法的研究應(yīng)運而起，先后提出了遺傳算法、模擬退火法[11]等算法。各種方法各有千秋，但到目前為止，還沒有任何一種方法可以有效地應(yīng)用于解決VLSI物理設(shè)計中的所有問題。
對于布局規(guī)劃中，特別是自動布局規(guī)劃（master plan），通過對比相關(guān)算法，采用模擬退火算法。使用模擬退火算法我們可以較快的得出全局最優(yōu)解。在用模擬退火算法反復(fù)迭代找出最優(yōu)解時，會出現(xiàn)一些不可避免的重疊（overlap），這個時候我們要盡可能的消除它們，同時還要考慮模塊間的距離（wirelength）以及通過的總線長（timing path）。模塊間中心距離是我們布局最主要的約束條件，理論上我們要使它盡可能的小。因為在一塊小小的集成電路板塊中可能會有千萬個單元（stand cell），它們組成了各個模塊（module），為此，布局開始階段模塊在起始的溫度下自由排列，隨著溫度的下降，當(dāng)找到不錯的排列組合時存檔，繼續(xù)尋找，直到達到最優(yōu)解。模擬退火算法的基本原理是：跳出局部最優(yōu)，亦稱爬山解（（up-hill）當(dāng)滿足一定的條件時以收斂到全局最優(yōu)。算法可以看成是隨機和貪婪算法的結(jié)合。當(dāng)然模擬退火有著堅實的數(shù)學(xué)基礎(chǔ)，其對新解的接受概率是min{1，e-C/T}，其中C為代價函數(shù)的差，T為當(dāng)前溫度。開始當(dāng)溫度較高時，接受壞解的概率近似等于1，無論解的質(zhì)量是好是壞，一律接受，可以看成是隨機搜索。當(dāng)溫度足夠低時，接受壞解的概率近似等于0，只接受好的解，可以近似的認為是貪婪搜索。在溫度變化的過程中是一個從隨機到貪婪的漸變過程[12]（圖1）。
3 算法的改進
3.1 功能模塊設(shè)計
4 運行結(jié)果與分析
對于以上改進算法的實現(xiàn)進行代碼編寫，并且在Linux操作系統(tǒng)開發(fā)環(huán)境下運行encounter軟件，采用一組case進行實現(xiàn)，得到的結(jié)果如（圖3、4）。
通過對實驗結(jié)果的分析可以看出，改進后的算法是有效的，跟傳統(tǒng)的布局規(guī)劃相比布局線路wirelength優(yōu)化了17.5%，overlap降低了12.1%，達到了實驗預(yù)期的效果。
5 結(jié)語
本文主要通過對自動布局規(guī)劃設(shè)計分析，提出了改進的模擬退火算法，并消除布局中不應(yīng)產(chǎn)生的overlap。該算法中采用了自頂向下的結(jié)群策略，實驗表明，該算法比較穩(wěn)定，得出的結(jié)果好，適用性強。
參考文獻
[1]L.Jin，D.Kim，L.Mu，D.-S.Kim，and S.-M. Hu，“A sweepline algorithm for Euclidean Voronoi diagram of circules，”IEEE put.-Aided Des.，vol.38，no.3，pp. 260-272，Mar.2006.
[2]Y.Feng，D.P.Mehta，and H.Yang，“Constrained modern floorplanning，”in Proc.ISPD，2003，pp.128-135.
[3]J.-M.Lin and Y.-W.Chang，“TCG：A transitive closure graph base representation for general floorplans，”IEEE Trans.Very Large Scale Integr.，vol. 13， no. 4， pp. 288–292，Apr.2005.
[4]X.Hong，G. Huang，Y.Cai， J. Gu，S. Dong， C.-K. Cheng，and J. Gu，“Corner block list： An effective and efficient topological representation of non-slicing floorplan，” in Proc.ICCAD，2000，pp.8-12.
[5]S.Nakatake， M. Furuya， and Y. Kajitani， “Module placement on BSGstructure with pre-placed modules and rectilinear modules，” in Proc.ASP-DAC， 1998， pp. 571–576.
[6] Richard Auletta，Expert System Perimeter Block Placement Floorplanning，” date， p. 30140， Design，Automation and Test in Europe Conference and Exhibition Designers Forum （DATE’04），2004.
[7]Y.Zhan，Y. Feng， and S.Sapatnekar，“A fixed-die floorplanning algorithm using an analytical approach，”in Proc.ASP-DAC，2006， pp.771-776.
[8]Alupoaei，S.； Katkoori，S.Ant colony system application to macrocell overlap removal，Very Large Scale Integration （VLSI） Systems， IEEE Transactions，Vol.12， Iss.10，pp.1118- 1123，Oct.2004.
[9]S.N.Adya，I.L. Markov， Fixed-outline Floorplanning： Enabling Hierarchical Design， to appear in IEEE Trans.On VLSI，2003.
[10]W.Choi and K.Bazargan Hierarchical Global Floorplacement Using Simulated Annealing and Network Flow Area Migration，DATE 2003.
[11]楊依忠，解光軍.基于遺傳模擬退火算法的門陣列布局方法.計算機工程，2010，1.
[12]蔣中華.超大規(guī)模集成電路布圖布局算法及熱模型研究.2008.3.21.
